Dla przykładu: biblioteką układów PAL były bramka AND i bramka OR.

Tradycyjny przebieg syntezy logicznej wyglądał następująco: minimalizacja, odwzorowanie technologiczne.

W przypadku układów FPGA wygląda to nieco inaczej: redukcja argumentów i dekompozycja, minimalizacja, odwzorowanie technologiczne.

Syntezę logiczną przeprowadza się obecnie przy pomocy programu zwanego syntezerem logicznym, który jest najczęściej fragmentem pewnego środowiska projektanckiego.

Zobacz też Altera, AHDL, Abel (język programowania), algebra Boole’a, algorytm ekspansji, automat, FPGA, funkcja boolowska, implikant funkcji boolowskiej, implikant prosty, kostka boolowska, makrokomórka, metoda Espresso, metoda Hopcrofta, metoda Karnaugha, metoda Quine’a-McCluskeya, minimalizacja stanów automatu, PAL, PLA, PLD, pokrycie, twierdzenie Quine’a, układ asynchroniczny, układ kombinacyjny, układ sekwencyjny, Verilog, VHDL, Xilinx

Kategoria:Elektronika cyfrowa