Architektura By uniknąć problemów z wydajnością, będących zmorą układu i432, architektura centralnego zestawu instrukcji została zaprojektowana jako RISC, lecz w pełni zastosowano ją tylko w wersji i960MX układu. Podsystem pamięci miał szerokość 33 bitów, co oznaczało stosowanie 32-bitowych słów i jednobitowego „znacznika” określającego korzystanie z pamięci chronionej. W wielu aspektach architektura układu i960 odpowiadała projektowi Berkeley RISC, szczególnie w dziedzinie wykorzystywania okien rejestrów i specyficznej dla konkretnych zastosowań ilości jednostek podręcznych przypadających na rejestr podwykonawczy (co pozwalało na szybkie wywoływanie jednostek wykonawczych). Rywalizujący z tą architekturą standard wprowadzony przez Stanford University, którego komercyjną nazwą był MIPS, nie korzystał z takich rozwiązań, lecz polegał na działaniach kompilatora, generujących optymalne wywołania podjednostek wykonawczych i kodu zwrotnego. Inaczej, niż zostało to rozwiązane w procesorach i386 (lecz nadal w zgodzie z większością rozwiązań 32-bitowych), układ i960 korzystał z płaskiej, 32-bitowej, przestrzeni pamięci, nie korzystając z mechanizmów segmentacji pamięci.