Hyper Pipelined Technology Intel wybrał tę nazwę do określenia dwudziestoetapowych potoków rdzenia Willamette. Był to znaczny wzrost w porównaniu do 10 etapów w potokach procesorów Pentium III. Architektura rdzenia Prescott, jak dotąd ostatnia w linii procesorów Pentium 4, wyposażona jest w potoki o długości 31 etapów. Mimo że dłuższe potoki obarczone są pewnymi wadami, wśród których główną jest zredukowana liczba instrukcji wykonywanych w jednym cyklu procesora (IPC), taka liczba pozwala na stosowanie wyższego taktowania procesora, co równoważy straty spowodowane redukcją IPC. Mniejsza liczba IPC jest pośrednią konsekwencją głębokości potoku – kwestią kompromisu projektowego (mała liczba długich potoków charakteryzuje się mniejszą IPC, niż większa liczba krótkich potoków. Kolejną niedogodnością związaną ze zwiększoną liczbą etapów potoku jest zwiększenie liczby kroków, które trzeba pokonać wstecz, by dotrzeć do zdarzenia, w którym mechanizm przewidywania rozgałęzień popełnił błąd. Zwiększa to naturalnie straty spowodowane błędem rozgałęzienia. By zrównoważyć te straty, Intel opracował mechanizm "Rapid Execution Engine" i zainwestował wiele środków w technologię przewidywania rozgałęzień.