En informática, Accelerated Graphics Port o AGP (en español "Puerto de gráfico acelerado") es una especificación de bus que proporciona una conexión directa entre el adaptador de gráficos y la memoria. Es un puerto (puesto que solo se puede conectar un dispositivo, mientras que en el bus se pueden conectar varios) desarrollado por Intel en 1996 como solución a los cuellos de botella que se producían en las tarjetas gráficas que usaban el bus PCI. El diseño parte de las especificaciones del PCI 2.1.

Uso miniaturadeimagen|Ranura AGP universal en una placa base ECS basada en el chipset VIA Apollo P4M266A Ranura naranja: AGP universal, Revisión 2.x (velocidad AGP 4x) Ranuras azules: PCI Revisión 2.2.|275x275px El puerto AGP se utiliza exclusivamente para conectar tarjetas gráficas, y debido a su arquitectura solo puede haber una ranura. Dicha ranura mide unos 8 cm y se encuentra a un lado de las ranuras PCI.

A partir de 2006, el uso del puerto AGP ha ido disminuyendo con la aparición de una nueva evolución conocida como PCI-Express, que proporciona mayores prestaciones en cuanto a frecuencia y ancho de banda. Así, los principales fabricantes de tarjetas gráficas, como AMD y nVIDIA, han ido presentando cada vez menos productos para este puerto.

Versiones

+ AGP y PCI: buses de 32-bit operando a 66 y 33 MHz respectivamenteEspecificación Voltaje Reloj Velocidad Transferencias/reloj Tasa (MB/s)PCI 3.3/5 V 33 MHz — 1 133PCI 2.1 3.3/5 V 33/66 MHz — 1 266AGP 1.0 3.3 V 66 MHz 1× 1 266AGP 1.0 3.3 V 66 MHz 2× 2 533AGP 2.0 1.5 V 66 MHz 4× 4 1066AGP 3.0 0.8 V 66 MHz 8× 8 2133AGP 3.5* 0.8 V 66 MHz 8× 8 2133

Consumo de energía

+ Energía consumida por AGP Tipo de ranura 3.3 V 5 V 12 V 3.3 V Aux 1.5 V 3.3 VDesde la parte extendida del conector AGP. 12 V Energía totalAGP 6 A 2 A 1 A 0.375 mA 2 A - - 48.25 WLas especificaciones de AGP Pro dan un máximo de 25 W.AGP Pro110 7.6 A 9.2 A 50 a 110 WAGP Pro50 7.6 A 4.17 A 25 a 50 W

Pines del conector El conector AGP contiene la mayoría de las señales del bus PCI, más algunos agregados. El conector tiene 66 contactos sobre cada lado, aunque cuatro se removieron para el espacio de la clave. El Pin 1 es el más cercano al conjunto I/O (entrada/salida), y los lados B y A figuran en la tabla, orientándose hacia abajo en el conector de la placa base.

Los contactos están espaciados en intervalos de 1 mm, sin embargo están ubicados en dos filas verticales intercaladas de forma tal que hay 2 mm de espacio entre los pines de cada fila. Los contactos del lado A están con una numeración impar, los del lado B con numeración par están en la fila de abajo (1.0 a 3.5 mm desde el borde de la tarjeta). Los otros contactos están en la fila de arriba (3.7 a 6.0 mm desde el borde de la tarjeta).

+ Pines del conector AGP Pin Lado B Lado A Observaciones 1 OVERCNT# +12 V Alerta de sobrecorriente del puerto USB (abreviación del término overcurrent que significa sobrecorriente) 2 +5 V TYPEDET# La tarjeta pone la señal en baja para indicar que utiliza 1.5 V (AGP 2.0 4x) 3 +5 V GC_DET# La tarjeta pone la señal en baja para indicar el uso de 0.8 V (AGP 3.0 8x) 4 USB+ USB− Pines USB para pasar hacia el monitor 5 GND GND 6 INTB# INTA# Líneas de inrrupción (drenaje abierto) 7 CLK RST# Reloj de 66 MHz, Reinicio del Bus 8 REQ# GNT# Requerimiento de Bus desde la tarjeta, y grant desde la placa base 9 +3.3 V +3.3 V 10 ST ST Estatus AGP (válido mientras GNT# está bajo) 11 ST MB_DET# La placa base lo pone en cero para indicar el uso de 0.8 V (AGP 3.0 8x) 12 RBF# PIPE# DBI_HI Búfer de lectura lleno, Requerimiento de ''Pipeline'', inversión de bus de datos[31:16] 13 GND GND 14 DBI_LO WBF# Inversión de bus de datos [15:0], búfer de escritura lleno 15 SBA SBA Dirección de bus de banda lateral 16 +3.3 V +3.3 V 17 SBA SBA 18 SB_STB SB_STB# 19 GND GND 20 SBA SBA 21 SBA SBA 22 R R Espacio de la clave para tarjetas AGP de 3.3 V 23 GND GND 24 +3.3 V aux R 25 +3.3 V +3.3 V 26 AD AD Bus de datos/direcciones (la mitad de arriba) 27 AD AD 28 +3.3 V +3.3 V 29 AD AD 30 AD AD 31 GND GND 32 AD_STB AD_STB# 33 AD C/BE# 34 Vddq Vddq 35 AD AD 36 AD AD 37 GND GND 38 AD AD 39 C/BE# AD 40 Vddq Vddq 3.3 o 1.5 V 41 IRDY# FRAME# Iniciador listo, Transferencia en progreso 42 +3.3 V aux R Espacio de la clave para tarjetas AGP de 1.5 V 43 GND GND 44 R R 45 +3.3 V +3.3 V 46 DEVSEL# TRDY# Objetivo seleccionado, Objetivo listo 47 VDDQ STOP# Objetivo requiere parada 48 PERR# PME# Error de paridad, evento de administración de energía (opcional) 49 GND Ground 50 SERR# PAR Error de sistema, paridad par para transacciones PCI (1x) únicamente 51 C/BE# AD Bus de datos/direcciones (mitad de abajo) 52 Vddq Vddq 53 AD AD 54 AD AD 55 GND GND 56 AD AD 57 AD C/BE# 58 Vddq Vddq 59 AD_STB AD_STB# 60 AD AD 61 GND GND 62 AD AD 63 AD AD 64 Vddq Vddq 65 AD AD 66 Vregcg Vrefgc Referencias de voltajes de entrada/salida

+Leyenda GND pin Referencia de 0 Volt PWR pin Fuente de energía para la tarjeta AGP Output pin Salida de la tarjeta AGP, la señal es recibida por la placa base Initiator output Salida del maestro/iniciador, recibido por el objetivoI/O signal Puede ser manipulado por el iniciador o el objetivo, dependiendo de la operación Target output Manipulado por el objetivo, recibido por el iniciador/maestro Input Entrada manejada por la placa base, recibido por la tarjeta AGP Open drain Puede ser puesta a un estado bajo y/o sensado por la tarjeta o la placa base R No utilizada actualmente, no conectar

Las señales PCI omitidas son: La fuente de alimentación de −12 V Los requerimientos de interrupción tercero y cuarto (INTC#, INTD#) Los pines JTAG (TRST#, TCK, TMS, TDI, TDO) Los pines del SMBus (SMBCLK, SMBDAT) El pin IDSEL; una tarjeta AGP conecta AD a IDSEL internamente Los pines de extensión de 64-bit (REQ64#, ACK64#) y 66 MHz (M66EN) El pin LOCK# para bloquear el soporte de transacción

Las señales que se agregan son: Deshabilitación de Datos AD_STB[1:0] (y AD_STB[1:0]# en AGP 2.0) Bus de direcciones de banda lateral SBA[7:0] y SB_STB (y SB_STB# en AGP 2.0) Las señales de estado ST[2:0] USB+ y USB− (y OVERCNT# en AGP 2.0) La señal PIPE# (removida en AGP 3.0 para señales de 0.8 V ) La señal RBF# Los pines TYPEDET#, Vregcg y Vreggc (AGP 2.0 para señales de 1.5V) Las señales DBI_HI y DBI_LO (AGP 3.0 únicamente para señales de 0.8 V) Los pines GC_DET# y MB_DET# (AGP 3.0 para señales de 0.8V) La señal WBF#l (extensión de escritura rápida de AGP 3.0)

Véase también

PCI PCI Express

Notas

Referencias

Bibliografía

Enlaces externos Especificaciones AGP: 1.0 , 2.0, 3.0, Pro 1.0, Pro 1.1a

Categoría:Ranuras de expansión de placas base