thumb|Composants TTL thumb| Circuit intégré TTµL-103 de Fairchild (1964) contenant deux portes NON-ET à quatre entrées en logique TTL Transistor-Transistor Logic ou TTL est une famille de circuits logiques utilisée en électronique numérique, inventée en 1961 Brevet US3283170A déposé le 8 septembre 1961 par James L. Buie. par sous l'appellation Transistor-Coupled Transistor Logic. De façon indépendante, inspirée par une présentation New forms of all-transistor logic par R. Beeson et H. Ruegg - 1962 IEEE International Solid-State Circuits Conference. Digest of Technical Papers. DOI: 10.1109/ISSCC.1962.1157368. de la société Fairchild sur les techniques de logique tout-transistor, la société Sylvania a produit les premiers circuits intégrés TTL commerciaux en 1963. Développée et proposée par de nombreux fabricants électroniques, la famille TTL a rapidement constitué une norme de premier plan pour les circuits intégrés utilisés dans les ordinateurs et les appareils numériques.
Cette famille emploie une technologie à transistor bipolaire saturé – par opposition aux technologies à transistor bipolaire non saturé ( famille ECL) et à transistor à effet de champ ( familles PMOS, NMOS, CMOS, HCMOS) – distincte des technologies à résistance et transistor ( famille RTL). Elle constitue une amélioration de la famille des portes logiques DTL (Diode-Transistor Logic) apparue dans la seconde moitié des années 1950. Aujourd'hui elle tend à disparaître du fait de sa consommation énergétique élevée (comparativement aux circuits CMOS). centré|vignette|312x217px|Détail du brevet de James L. Buie déposé en 1961
Principe de fonctionnement Dans sa version primitive, la structure d'une porte TTL élémentaire (en l'occurrence une porte inverseuse – opérateur NON) est constituée de deux transistors bipolaires de même type (communément de type NPN) et d'une résistance, soit : un transistor de couplage, monté en base commune, dont l'émetteur est relié à l'entrée de la porte ; un transistor d'amplification et d'inversion, monté en émetteur commun, dont la base est reliée au collecteur du transistor de couplage, l'émetteur à la masse et le collecteur à la sortie de la porte ; une résistance, connectée entre la base du transistor de couplage et l'alimentation (au pôle positif dans le cas de transistors NPN), qui fournit le courant nécessaire au fonctionnement de la porte. centré|vignette|Porte inverseuse (NOT) dans la version TTL proposée par James L. Buie en 1961, avec le transistor de couplage à gauche et le transistor d'amplification et d'inversion à droite.
Les deux transistors fonctionnent en mode de commutation : chaque transistor est soit saturé (VCE faible) et équivalent à un interrupteur fermé entre son collecteur et son émetteur, soit bloqué (IC négligeable) et équivalent à un interrupteur ouvert entre son collecteur et son émetteur.
Lorsqu'un niveau de tension bas est appliqué à l'entrée de la porte en drainant vers la masse le courant qui en sort (situation représentative d'un état logique 0) : le transistor de couplage est saturé par le courant issu de la résistance qui traverse sa jonction base-émetteur le transistor d'amplification et d'inversion est bloqué car sa tension base-émetteur est insuffisante le circuit extérieur relié à la sortie de la porte peut produire un niveau de tension haut (représentatif d'un état logique 1).
Lorsque le courant produit par l'entrée de la porte n'est pas drainé vers la masse ou lorsqu'on applique un niveau de tension élevé sur cette entrée (situation représentative d'un état logique 1) : le transistor de couplage est bloqué† car sa tension base-émetteur est insuffisante ou négative‡ le transistor d'amplification et d'inversion est saturé par le courant issu de la résistance qui traverse la jonction base-collecteur du transistor de couplage le transistor d'amplification et d'inversion impose à la sortie de la porte un niveau de tension bas (représentatif d'un état logique 0) en drainant vers la masse le courant issu du circuit extérieur.
† : le blocage du transistor de couplage correspond à IE nul avec une inversion du rôle de son émetteur (E) et de son collecteur (C) du fait de sa polarisation particulière. Ce blocage survient sans dé-saturation notable du transistor, ce qui procure des temps de commutation très courts. ‡ : afin d'assurer le blocage du transistor de couplage lors de l'inversion du rôle de son émetteur et de son collecteur par l'application d'une tension élevée (p. ex. ) sur l'entrée de la porte, celui-ci est fabriqué de sorte que son gain en courant inverse reste très faible.
Pour réaliser un opérateur logique NON-ET, on utilise un transistor de couplage multi-émetteurs dont chaque émetteur est relié à une entrée du circuit, de sorte que ce transistor n'est bloqué, et produit donc un niveau bas sur la sortie de la porte (état logique 0), que lorsque toutes les entrées sont au niveau haut (état logique 1).
Ainsi, les jonctions base-émetteur du transistor de couplage réalisent une opération logique ET à la manière d'un circuit logique à diodes ( DRL), puis le transistor d'amplification et d'inversion réalise une opération logique NON.
Par exemple, pour trois entrées logiques A, B et C produisant l'état de la sortie logique Y, le transistor de couplage réalise d'abord l'opération X = A.B.C, puis le transistor d'amplification et d'inversion réalise l'opération Y = ¬X = ¬(A.B.C) . centré|vignette|Porte NON-ET (NAND) dans la version TTL proposée par James L. Buie en 1961.
Pour réaliser un opérateur logique NON-OU, on utilise des portes NON dont les collecteurs des transistors d'amplification et d'inversion sont interconnectés, de sorte que la tension de sortie est forcée au niveau bas (état logique 0) dès que la tension d'au moins l'une des entrées est au niveau haut (état logique 1).
Ainsi, les transistors d'amplification et d'inversion réalisent chacun une opération logique NON puis, ensemble, une opération logique ET à la manière d'un circuit à couplage direct ( DCTL).
Par exemple, pour trois entrées logiques A, B et C produisant l'état de la sortie logique Y, les portes NON réalisent d'abord les opérations U = ¬A, V = ¬B et W = ¬C, puis l'interconnexion des transistors d'amplification et d'inversion réalise l'opération Y = U.V.W = ¬A.¬B.¬C = ¬(A+B+C) . centré|vignette|Porte NON-OU (NOR) dans la version TTL proposée par James L. Buie en 1961.
On réalise une opération logique ET-OU-NON en combinant directement les deux montages NON-ET et NON-OU précédents. centré|vignette|Porte ET-OU-NON dans la version TTL proposée par James L. Buie en 1961.
En pratique, dans les différentes séries de circuits TTL qu'ils proposent, dès le départ les constructeurs mettent en œuvre cette structure primitive en y apportant des améliorations visant notamment à augmenter ses performances (vitesse, consommation, immunité au bruit, fan-out, fan-in, etc.).
En particulier, le transistor d'amplification et d'inversion n'est plus connecté directement à la sortie du circuit logique, mais il pilote un étage amplificateur push-pull (totem-pole), ou à trois-états, ou à collecteur ouvert.
La présence systématique de cet étage de sortie a conduit à normaliser les seuils de tension des niveaux logiques TTL à des valeurs supérieures à celles de la structure primitive de Buie ( et au lieu de et environ pour les niveaux bas et haut respectivement).
Les séries de circuits TTL les plus récentes (LS, F, AS, ALS) mettent en œuvre des structures dans lesquelles le couplage des entrées n'est plus réalisé par un transistor mais par un montage à base de diodes Schottky. Néanmoins, comme ces séries découlent directement des premières séries TTL et en reproduisent les caractéristiques essentielles et une grande partie de la structure, les constructeurs ont continué de les qualifier de « TTL ». Toutefois, il apparaît que ce point de vue a été abandonné dans leurs documentations techniques les plus récentes.
Caractéristiques Alimentation La technologie TTL est normalisée pour une tension d'alimentation (VCC) de .
La tolérance sur la tension d'alimentation est de () pour les séries commerciales et industrielles (caractéristiques et fonctionnement garantis entre et ), et de () pour les séries militaires (caractéristiques et fonctionnement garantis entre et ).
La consommation de courant sur l'alimentation dépend de la complexité du circuit et de la série TTL à laquelle il appartient. Cette consommation varie avec la température, les états logiques et les courants circulant au travers des entrées et sorties. Elle augmente également avec la fréquence des transitions logiques quand cette fréquence devient élevée (toutes autres conditions étant fixées par ailleurs, la consommation moyenne reste pratiquement constante aux basses fréquences).
Exemples de consommation de courant : + Circuit ICCH ICCL Unité typ. max. typ. max. SN7400 4 8 12 22 SN74LS00 0,8 1,6 2,4 4,4 SN74S00 10 16 20 36 ICCH : courant d'alimentation, sorties à l'état haut ICCL : courant d'alimentation, sorties à l'état bas typ. : valeur typique ; max. : valeur maximale Source : datasheet des circuits SN74x00 (4 portes NAND à deux entrées), Texas Instruments, 1983
Tensions et courants d'entrée et de sortie Un signal TTL est défini comme niveau logique bas entre et (VIL), et comme niveau logique haut entre et (VIH) .. Lorsqu'il est appliqué à l'entrée d'un circuit TTL, un signal conforme à ces plages de tension garantit la bonne interprétation des niveaux logiques correspondants. Ces niveaux varient légèrement entre les différentes séries et selon le constructeur (par exemple VIL est réduite à pour le SN54LS00 de Texas Instruments).
Par ailleurs, afin de garantir une relative immunité au bruit, les signaux logiques produits par la sortie d'un circuit TTL correspondent à des plages de tension spécifiées plus réduites : la tension de sortie minimale au niveau haut VOH est supérieure à VIH, et la tension de sortie maximale au niveau bas VOL est inférieure à VIL. Le circuit supporte un bruit d'autant plus important que les différences entre VOH et VIH d'une part (marge de bruit à l'état haut) et entre VIL et VOL d'autre part (marge de bruit à l'état bas) sont élevées.
vignette|droite|Caractéristiques de transfert entrée-sortie typiques d'une porte logique TTL Low-power Schottky 74LS00 à différentes températures, d'après Fairchild Semiconductor. vignette|droite|Caractéristiques de transfert entrée-sortie typiques d'une porte logique TTL Low-power Schottky 74LS00 à différentes températures, pour une tension d'alimentation faible () et un courant de sortie à l'état haut élevé (), d'après Fairchild Semiconductor DC Electrical Characteristics of MM74HC high-Speed CMOS Logic, Fairchild 1998 (page 2, comparaison avec LS00)..
Exemple de niveaux de tension, spécifiés pour les portes logiques TTL de Fairchild Semiconductor TTL Data Book Fairchild 1978., avec les marges de bruit correspondantes : + Limites, en Séries TTL commerciales( à +) Entrée Sortie VIL VIH VOL VOH 74 Standard TTL 0,8 2,0 0,4 2,4 74H High-speed TTL 0,8 2,0 0,4 2,4 74L Low-power TTL 0,8 2,0 0,3 2,4 74S Schottky TTL 0,8 2,0 0,5 2,7 74LS Low-power Schottky TTL 0,8 2,0 0,5 2,7 + Marges de bruit, en au niveau BAS (VIL-VOL) au niveau HAUT (VOH-VIH) De : Vers : De : Vers : 74 74H 74L 74S 74LS 74 74H 74L 74S 74LS 74 0,4 0,4 0,4 0,4 0,4 74 0,4 0,4 0,4 0,4 0,4 74H 0,4 0,4 0,4 0,4 0,4 74H 0,4 0,4 0,4 0,4 0,4 74L 0,5 0,5 0,5 0,5 0,5 74L 0,4 0,4 0,4 0,4 0,4 74S 0,3 0,3 0,3 0,3 0,3 74S 0,7 0,7 0,7 0,7 0,7 74LS 0,3 0,3 0,3 0,3 0,3 74LS 0,7 0,7 0,7 0,7 0,7 + Limites, en Séries TTL militaires( à +) Entrée Sortie VIL VIH VOL VOH 54 Standard TTL 0,8 2,0 0,4 2,4 54H High-speed TTL 0,8 2,0 0,4 2,4 54L Low-power TTL 0,7 2,0 0,3 2,4 54S Schottky TTL 0,8 2,0 0,5 2,5 54LS Low-power Schottky TTL 0,7 2,0 0,4 2,5