alt=CI CMOS 4006 DIP14|vignette|C.I. CMOS 4006 (DIP14) Le circuit intégré 4006 fait partie de la série des circuits intégrés 4000 utilisant la technologie CMOS.

C'est un registre à décalage disposant de 4 registres :

2 registres de 4 bits 2 registres de 5 bits

Ces 4 registres peuvent être chaînés pour former un unique registre de 18 bits.

Description

Diagramme

vignette|center|Symbole du 4006

Entrées

L'entrée CLOCK (parfois abrégé en CLK) cadence l'ensemble des bascules du circuit. À l'instant où un front descendant (transition haut→bas) survient sur cette entrée, chacun des étages des registres voit l'état logique de son entrée recopié sur sa sortie. Un front montant (transition bas→haut) sur l'entrée CLOCK provoque la recopie de l'état logique de l'entrée du latch sur sa sortie.

D1 (ou DATA1) est l'entrée du premier registre à décalage, constitué de quatre étages.

D2 (ou DATA2) est l'entrée du deuxième registre à décalage, constitué de cinq étages.

D3 (ou DATA3) est l'entrée du troisième registre à décalage, constitué de quatre étages.

D4 (ou DATA4) est l'entrée du quatrième registre à décalage, constitué de cinq étages.

Sorties

D1+4 (ou OUTD1+4) est la sortie du quatrième étage du premier registre à décalage. Lors d'un front descendant sur l'entrée CLOCK, elle prend l'état logique qui était présent sur l'entrée D1 trois fronts descendants de CLOCK plus tôt.

D1+4′ (ou OUTD1+4′) est la sortie latchée du quatrième étage du premier registre à décalage. Son état logique est actualisé à chaque front montant sur l'entrée CLOCK, de sorte qu'elle reproduit l'état de la sortie D1+4 avec un retard d'une demi-période de CLOCK.

D2+4 (ou OUTD2+4) est la sortie du quatrième étage du deuxième registre à décalage. Lors d'un front descendant sur l'entrée CLOCK, elle prend l'état logique qui était présent sur l'entrée D2 trois fronts descendants de CLOCK plus tôt.

D2+5 (ou OUTD2+5) est la sortie du cinquième étage du deuxième registre à décalage. Lors d'un front descendant sur l'entrée CLOCK, elle prend l'état logique qui était présent sur l'entrée D2 quatre fronts descendants de CLOCK plus tôt.

D3+4 (ou OUTD3+4) est la sortie du quatrième étage du troisième registre à décalage. Lors d'un front descendant sur l'entrée CLOCK, elle prend l'état logique qui était présent sur l'entrée D3 trois fronts descendants de CLOCK plus tôt. Sur les circuits 4006 dépourvus de latch, la broche correspondante est non connectée (NC).

D4+4 (ou OUTD4+4) est la sortie du quatrième étage du quatrième registre à décalage. Lors d'un front descendant sur l'entrée CLOCK, elle prend l'état logique qui était présent sur l'entrée D4 trois fronts descendants de CLOCK plus tôt.

D4+5 (ou OUTD4+5) est la sortie du cinquième étage du quatrième registre à décalage. Lors d'un front descendant sur l'entrée CLOCK, elle prend l'état logique qui était présent sur l'entrée D4 quatre fronts descendants de CLOCK plus tôt.

Liste des signaux

Table de vérité

Pour chaque étage de registre à décalage :

+ Entrées SortieCLOCK D  D+10x Inchangé↑x Inchangé1x Inchangé↓0 0↓1 1

Pour le latch du premier registre à décalage (si présent) :

+ Entrées SortieCLOCKD1+4 D1+4’0x Inchangé↑0 0↑1 110 011 1↓0 0↓1 1

+ Notes :0 = niveau logique bas 1 = niveau logique haut x = sans importance ↑ = front montant (transition bas → haut) ↓ = front descendant (transition haut → bas)

Dans les lignes des tables relatives aux fronts montants ou descendants du signal CLOCK (↑ et ↓), les valeurs logiques indiquées représentent l'état d'entrée immédiatement avant la transition et l'état de sortie immédiatement après la transition.

Chronogrammes

Brochage alt=Brochage du circuit 4006|centré|vignette|Brochage du circuit 4006

Voir aussi Articles connexes Circuit intégré Liste des circuits intégrés de la série 4000 Algèbre de Boole Liens externes The Shift Register

Références

4006