A Xeon Phi egy az Intel által tervezett és gyártott x86 architektúrájú, nagymértékben párhuzamos, többmagos processzor-sorozat márkaneve. Szuperszámítógépekben, szerverekben és felső kategóriás munkaállomásokban való felhasználásra szánták. Architektúrája lehetővé tette a szabványos programozási nyelvek és alkalmazásprogramozási interfészek (API-k), például az OpenMP használatát.
A Xeon Phi 2010-ben jelent meg. Mivel eredetileg az Intel egy korábbi GPU kialakításán (kódnevén "Larrabee") alapult, amelyet 2009-ben töröltek, ezért alkalmazási területei átfedésben voltak a grafikai processzorokéval (GPU-k). A legfőbb különbség a Xeon Phi és egy GPGPU között, mint pl. az Nvidia Tesla, az, hogy a Xeon Phi x86-kompatibilis magjaival kis módosítással olyan szoftvereket is futtathat, amelyeket eredetileg szabványos x86 CPU-ra szántak.
A második generációs Knights Landing kódnevű terméket 2013 júniusában jelentették be, ami PCIe-alapú bővítőkártyák formájában jelent meg. Ezek a második generációs csipek önálló CPU-ként is használhatóak, nem csak egyszerű bővítőkártyaként.
A Xeon Phi termékvonal fejlődése jól mutatja, hogy a sorozat nemcsak koprocesszorként, hanem önálló, nagy párhuzamosságú számításokra optimalizált platformként is megjelent, különösen a tudományos és HPC-felhasználásban.
2013 júniusában a kínai Kantoni Nemzeti Szuperszámítógépes Központ (NSCC-GZ) Tianhe-2 szuperszámítógépe volt a világ leggyorsabb szuperszámítógépe, az akkori bejelentés szerint. Az elsőséget azóta elvesztette, 2018 júniusában a 4. helyen állt. A Tianhe-2 Intel Xeon Phi koprocesszorokat és Ivy Bridge-EP Xeon processzorokat használt, amelyekkel teljesítményt ért el.
A Xeon Phi termékvonal közvetlenül versengett az Nvidia Tesla és az AMD Radeon Instinct mélytanulási és GPGPU kártyák sorozataival. Megszűnt a kereslet hiánya és az Intel 10 nm-es gyártási folyamatának felfuttatásával kapcsolatos problémái miatt. A cég 2018-ban megszüntette a x200-as Xeon Phi generációt, azaz a Knights Landing kódnevű lapkákra alapozott termékeket, majd 2019-ben a többi modellt is. A leadott rendeléseket 2020. július 31-ig teljesítették.
Történet Kódnév Technológia Megjegyzések Knights Ferry PCIe kártyaként kínálták; a Larrabee projektből származik Knights Corner a P54C-ből származik; vektoros feldolgozó egység; az első Xeon Phi-ként bejelentett eszköz Knights Landing a Silvermont / Airmont (Intel Atom) architektúrából származik; AVX-512 Knights Mill majdnem azonos a Knights Landinggel, de mélytanulásra optimalizálva Knights Hill törölve
Háttér A Larrabee mikroarchitektúra (amelyet 2006 óta fejlesztenek) nagyon széles (512 bites) SIMD egységeket vezetett be egy x86 architektúrán alapuló processzorkialakításba, és azt egy gyorsítótár-koherens multiprocesszoros rendszerré terjesztette ki, amely egy gyűrűs sínen (ring bus) keresztül kapcsolódik a memóriához, és minden egyes mag négyutas többszálas működésre képes. Mivel a terveket GPU-ban való felhasználás mellett általános célú számítási feladatokra is szánták, a Larrabee csipek textúra-mintavételezést szolgáló speciális hardvert is tartalmaznak. A közvetlenül a Larrabee kutatási projektből kereskedelmi forgalomba hozható GPU termék elkészítését célzó projektet 2010 májusában leállították.
Ezzel közel egy időben futott az Intel egy másik kutatási projektje, az „egycsipes felhő-számítógép” (Single-chip Cloud Computer) nevű, amely nem más, mint x86 architektúrájú processzorokkal felépített sokmagos processzortömb megvalósítása, egy egyetlen csipen felépített felhő alapú számítógépes adatközpontot utánzó felépítés, független magok sokaságával. Prototípusát 2009-ben mutatták be, a prototípus terv 48 magot tartalmazott csipenként, hardveres támogatással a magok szelektív frekvencia- és feszültségszabályozásához az energiahatékonyság maximalizálása érdekében, és magában foglalt egy szövevényes hálózatot a csipek közötti üzenetátvitel céljára. A kialakításban nem szerepelnek gyorsítótár-koherens magok és azokra az elvekre fókuszál, amik lehetővé teszik a kialakítás kiterjesztését sokkal több mag használatára (skálázhatóság).
A Teraflops kutatási csip az Intel egy kísérleti 80 magos csipje, prototípusát 2007. február 11-én mutatták be. A csipen nem x86 architektúrájú magok találhatók, hanem egy 96 bites VLIW architektúrát implementáltak. A magok mindegyike két lebegőpontos egységet, valamint egy routert tartalmaz a magok közötti kommunikációhoz. A projekt a magok közötti kommunikációs módszereket és a csipenkénti energiagazdálkodást vizsgálta, és elérte az sebességet, -es órajel és energiafelhasználás mellett.
Knights Ferry Az Intel a MIC (Many Integrated Core) tervezet keretén belül 2010. május 31-én mutatta be a Knights Ferry nevű, Aubrey Isle kódnevű processzort tartalmazó prototípus-kártyát. A kártyát illetve a későbbi termékcsaládot a cég kifejezetten HPChigh performance computing, nagy teljesítményű számítástechnika alkalmazások futtatására tervezte. A termék a cég állításai szerint, és felépítését tekintve is a Larrabee tervezet egy származéka, de létrejöttében nagy szerepet játszottak az Intel egyéb kutatásai, főleg az „egycsipes felhő-számítógép” projekt eredményei.
A fejlesztés eredményét PCIe kártya formájában hozták forgalomba. Benne 32 sorrendi végrehajtású mag található, a magok legfeljebb négy végrehajtási szálat képesek futtatni, órajelük , GDDR5 memóriával a kártyán, összesen koherens megosztott L2-es gyorsítótárral: az L2 gyorsítótárat a magok közösen használják, ebből mindegyik maghoz -os szegmens tartozik, a magok emellett saját -os L1 gyorsítótárral rendelkeznek. A magokban egy skaláris egység és egy 512 bites vektoros egység található, amely 16 egyszeres pontosságú, vagy 8 kétszeres pontosságú műveletet végezhet. A kártyán lévő csip -es folyamattal készült, energiaigénye közelítőleg . Az Aubrey Isle magban a processzorok egy 1024 bites (két irányban 512 bites) gyűrűs sínnel csatlakoznak a főmemóriához. Egy kártya teljesítménye meghaladja a -ot. A prototípus-kártyák csak az egyszeres pontosságú lebegőpontos utasításokat támogatják.
A kezdeti fejlesztők között található a CERN, a koreai Korea Institute of Science and Technology Information (KISTI) és a németországi Garchingban található Leibniz Szuperszámítógép Központ. A prototípus-kártyákat alkalmazó hardvert (kiszolgálókat) IBM, SGI, HP, Dell és más cégek mutattak be.
Knights Corner A Knights Corner termékvonal -es folyamatmérettel készült, az Intel Tri-gate tranzisztor-technológiáját alkalmazva.A „tri-gate” egy térbeli felépítést kihasználó sokkapus tranzisztorok kiépítését lehetővé tevő technológia, amellyel az adott csíkszélesség mellett elérhető tranzisztorszámot növelik. Csipenként 50-nél több magot tartalmazhat, és ez az Intel első sokmagos terméke, ami kereskedelmi forgalomba került.
2011 júniusában az SGI bejelentette, hogy együttműködik az Intellel a MIC architektúra alkalmazása terén nagy teljesítményű számítástechnikai termékeiben. 2011 szeptemberében bejelentették, hogy a Texas Advanced Computing Center (TACC) Knights Corner kártyákat fog használni a 10-petaFLOPS teljesítményű „Stampede” szuperszámítógépében, ezzel biztosítva számítási teljesítményt. Az idézett IEEE cikk szerint („Stampede: A Comprehensive Petascale Computing Environment”) „[később] második generációs Intel (Knights Landing) MIC csipeket adnak hozzá, amint azok elérhetővé válnak, és ezzel a Stampede összesített csúcsteljesítményét legalább -ra növelik.”
2011. november 15-én az Intel bemutatta a Knights Corner processzor egy korai mikrocsipes változatát.
2012. június 5-én az Intel a Knights Corner processzorra vonatkozó nyílt forráskódú szoftvert és dokumentációt adott ki.
2012. június 18-án az Intel a 2012-es hamburgi nemzetközi szuperszámítógépes konferencián (International Supercomputing Conference, újabban: ISC High Performance) bejelentette, hogy az összes Intel MIC (Many Integrated Core) architektúrán alapuló termék márkaneve Xeon Phi lesz. 2012 júniusában a Cray bejelentette, hogy felveszi kínálatába a -es „Knights Corner” csipeket („Xeon Phi” márkanéven), a „Cascade” rendszerekben felhasználható társprocesszorként.
2012 júniusában a ScaleMP bejelentett egy virtualizációs frissítést, amely lehetővé tette a Xeon Phi transzparens processzor-kiterjesztésként való használatát, így lehetővé téve régebbi/örökölt MMX/SSE kódok változtatás nélküli futtatását. Az Intel Xeon Phi koprocesszor-magok egyik fontos összetevője a bennük lévő vektoros feldolgozó egység (VPU). A VPU egy újszerű 512 bites SIMD utasításkészlet tartalmaz, amely hivatalosan az „Intel Initial Many Core Instructions” (kb. Intel Kezdő Sokmagos Utasítások, röviden Intel IMCI) néven ismert. Így a VPU ciklusonként 16 egyszeres pontosságú (SP) vagy 8 kétszeres pontosságú (DP) műveletet képes végrehajtani. A VPU támogatja az összevont szorzás-összeadás (FMA) utasításokat is, ezáltal ciklusonként 32 SP vagy 16 DP lebegőpontos művelet végrehajtására is képes. A VPU támogatja az egész számokat is. A VPU tartalmaz még egy kiterjesztett matematikai egységet is (EMU), amely olyan műveletek végrehajtására képes, mint a reciprok, négyzetgyök és logaritmus, lehetővé téve ezáltal e műveletek nagy sávszélességgel, vektoros módon történő végrehajtását. Az EMU a fenti függvényeket polinomiális közelítéssel számítja.
2012. november 12-én, az Intel két Xeon Phi koprocesszorcsaládot jelentett be, amelyek -es gyártási folyamattal készülnek, a Xeon Phi 3100 és a Xeon Phi 5110P jelölésűeket. A Xeon Phi 3100 több mint kétszeres pontosságú lebegőpontos utasítás végrehajtásra képes memória-sávszélességgel, 300 W fogyasztás mellett. A Xeon Phi 5110P kétszeres pontosságú lebegőpontos utasítás végrehajtásra képes memória-sávszélességgel, 225 W fogyasztás mellett. A Xeon Phi 7120P kétszeres pontosságú lebegőpontos utasítás végrehajtásra képes memória-sávszélességgel, 300 W-os fogyasztás mellett.
2013. június 17-én a Tianhe-2 szuperszámítógép a világ akkori leggyorsabbjaként a TOP500 listán megszerezte az első helyezést. A Tianhe-2 az Intel Ivy Bridge Xeon és Xeon Phi processzorokat használva elérte a (lebegőpontos számítási) teljesítményt. Két és fél éven át ez volt a lista leggyorsabb számítógépe, utoljára 2015 novemberében.
Felépítés és programozás A Knights Corner magjai az eredeti Pentiumban használt P54C kialakítás módosított változatán alapulnak. Az Intel MIC architektúra alapja az x86-os örökség kihasználása egy olyan x86-kompatibilis multiprocesszoros architektúra létrehozásával, ami képes a meglévő párhuzamosítási szoftvereszközök használatára. A programozási eszközök között megtalálható az OpenMP, OpenCL, Cilk/Cilk Plus, az Intel Fortran, C++ és matematikai könyvtárak speciális változatai.
A Larrabee projektből örökölt tervezési elemek közé tartozik a x86 ISA, a magonkénti 4 utas szimultán többszálas végrehajtás (simultaneous multithreading, SMT), az 512 bites SIMD egységek, a L1 utasítás-gyorsítótár, a L1 adat-gyorsítótár, a koherens L2 gyorsítótár (magonként ), valamint a processzorokat és a memóriát összekötő ultraszéles gyűrűs sín.
A Knights Corner 512 bites SIMD utasításai számos belső funkciót osztanak meg az AVX-512 kiterjesztéssel. Az utasításkészlet dokumentációja az Inteltől a KNC név-kiterjesztés alatt érhető el.
A Xeon Phi X100 sorozat modelljei