Na fabricação de semicondutores, o "processo de 1 nm" representa o próximo marco significativo na redução de escala dos MOSFET (transistores de efeito de campo metal–óxido–semicondutor), sucedendo o nó de processo "2 nm". Ele continua a tendência da indústria de miniaturização na tecnologia de circuitos integrados (CI), que tem sido essencial para melhorar o desempenho, aumentar a densidade de transistores e reduzir o consumo de energia.
O termo "1 nanômetro" não tem relação com qualquer característica física real (como comprimento de porta, passo de metal ou passo de porta) dos transistores. De acordo com as projeções contidas na atualização de 2021 do International Roadmap for Devices and Systems (IRDS) publicado pelo Institute of Electrical and Electronics Engineers (IEEE), espera-se que um "rótulo de nó de 1 nm" tenha um passo de porta contactado de 42 nanômetros e um passo de metal mais apertado de 16 nanômetros. Espera-se que os primeiros chips de 1 nm estejam disponíveis em 2027.
O Liberty Times observa que a Fab 25 da TSMC no Central Taiwan Science Park está sendo desenvolvida como um hub de 1,4 nm, com quatro fábricas planejadas. O trabalho de aterramento teria começado no final de 2025, a produção de risco é esperada para o final de 2027, e a produção em larga escala está prevista para o segundo semestre de 2028.
O Nikkei XTech relata que a Rapidus planeja começar a desenvolver sua tecnologia de processo de 1,4 nm em 2026 e visa iniciar a produção em massa por volta de 2029.
História Em 2008, transistores com um átomo de espessura e dez átomos de largura foram feitos por pesquisadores do Reino Unido. Eles foram esculpidos em grafeno, que alguns previram que um dia substituiria o silício como base da computação futura. Uma equipe da Universidade de Manchester, no Reino Unido, usou-o para fazer alguns dos menores transistores já criados: dispositivos com apenas 1 nm de diâmetro que contêm apenas alguns anéis de carbono.Atom-thick material runs rings around silicon
Em 2016, pesquisadores do Laboratório Nacional Lawrence Berkeley, na Califórnia, criaram um transistor com uma porta funcional de 1 nanômetro. O transistor de efeito de campo usou MoS2 como material de canal, enquanto um nanotubo de carbono foi usado para inverter o canal. O comprimento efetivo do canal é de aproximadamente 1 nm. No entanto, o passo dreno-fonte era muito maior, com tamanho micrométrico.
O Passo de Porta Contactado (CGP), definido como a distância entre as portas de transistores adjacentes, é uma métrica mais precisa para avaliar o tamanho geral do dispositivo e a tecnologia de fabricação. De acordo com as projeções do IRDS, os transistores no nó de 1 nm exigirão a redução do CGP para 40 nm. Em 2024, pesquisadores da Universidade de Nanjing relataram os primeiros transistores de efeito de campo de MoS2 com CGP reduzido para 40 nm, alcançado através de contatos cristalinos de semimetal antimônio (Sb).
Pesquisa e demonstrações de tecnologia Em 2012, um transistor de átomo único foi fabricado usando um átomo de fósforo ligado a uma superfície de silício (entre dois eletrodos significativamente maiores). Este transistor poderia ser chamado de transistor de 180 pm (o raio de Van der Waals de um átomo de fósforo); embora seu raio covalente ligado ao silício seja provavelmente menor. Fabricar transistores menores do que isso exigirá o uso de elementos com raios atômicos menores, ou o uso de partículas subatômicas — como elétrons ou prótons — como transistores funcionais.
Em 2018, pesquisadores do Instituto de Tecnologia de Karlsruhe criaram um transistor com uma porta de átomo único funcional.
Em julho de 2024, uma equipe liderada pelo Diretor Jo Moon-Ho no Center for Van der Waals Quantum Solids dentro do Institute for Basic Science (IBS) na Coreia do Sul desenvolveu um método para o crescimento epitaxial de materiais metálicos unidimensionais (1D) com larguras inferiores a 1 nm em substratos de silício. Este processo foi usado para construir uma nova estrutura para circuitos lógicos semicondutores bidimensionais (2D), empregando esses metais 1D como eletrodos de porta. O IRDS do IEEE projeta que a tecnologia de nó de semicondutor pode atingir cerca de 0,5 nm até 2037, com comprimentos de porta de transistor de aproximadamente 12 nm. No entanto, a equipe de pesquisa do IBS demonstrou que a largura do canal modulada pelo campo elétrico da porta MTB 1D poderia ser tão pequena quanto 3,9 nm, superando essas projeções.
Em abril de 2025, uma equipe da Universidade de Fudan liderada pelos professores Wenzhong Bao e Peng Zhou anunciou que havia criado com sucesso um chip RISC-V de 1 nm usando semicondutores bidimensionais.
Referências
Categoria:Fabricação de dispositivos semicondutores Categoria:Semicondutores