Double Data Rate 3 Synchronous Dynamic Random-Access Memory (memória de acesso aleatório dinâmica síncrona com fluxo de dados duplo tipo 3, DDR3 SDRAM) é um tipo de memória de acesso aleatório dinâmica síncrona (SDRAM) com uma interface de alta largura de banda ("taxa de dados dupla") e está em uso desde 2007. É o sucessor de alta velocidade para DDR e DDR2 e predecessor para chips de memória dinâmica de acesso aleatório síncrono (SDRAM) DDR4. DDR3 SDRAM não é nem para a frente nem para trás compatível com qualquer tipo antes de memória de acesso aleatório (RAM) por causa de tensões diferentes de sinalização, clock e outros fatores.
DDR3 é uma especificação de interface DRAM. As matrizes DRAM reais que armazenam os dados são semelhantes aos tipos anteriores, com desempenho semelhante. O principal benefício do DDR3 SDRAM sobre seu predecessor imediato, DDR2 SDRAM, é sua capacidade de transferir dados com o dobro da taxa (oito vezes a velocidade de seus arrays de memória interna), permitindo maior largura de banda ou taxas de pico de dados.
O padrão DDR3 permite capacidade de chips DRAM de até 8 gigabits (Gbit) e até quatro classificações de 64 bits cada para um máximo total de 16 gigabytes (GB) por DIMM DDR3. Por causa de uma limitação de hardware não corrigida até Ivy Bridge-E em 2013, a maioria das CPUs Intel mais antigas suportam apenas chips de até 4 Gbit para DIMMs de 8 GB (os chipsets Core 2 DDR3 da Intel suportam apenas 2 Gbit). Todas as CPUs AMD suportam corretamente a especificação completa para DIMMs DDR3 de 16 GB.
História Em fevereiro de 2005, a Samsung lançou o primeiro protótipo de chip de memória DDR3. A Samsung desempenhou um papel importante no desenvolvimento e padronização de DDR3. Em maio de 2005, Desi Rhoden, presidente do comitê JEDEC, afirmou que o DDR3 estava em desenvolvimento há "cerca de 3 anos".
A DDR3 foi lançada oficialmente em 2007, mas não se esperava que as vendas ultrapassassem a DDR2 até o final de 2009, ou possivelmente no início de 2010, de acordo com o estrategista da Intel, Carlos Weissenberg, falando durante a parte inicial de sua implementação em agosto de 2008. (A mesma escala de tempo para a penetração no mercado foi declarada pela empresa de inteligência de mercado DRAMeXchange um ano antes, em abril de 2007, e por Desi Rhoden em 2005.) A principal força motriz por trás do aumento do uso de DDR3 tem sido novos Processadores Core i7 da Intel e processadores Phenom II da AMD, ambos com controladores de memória interna: o primeiro requer DDR3, o último recomenda. IDC declarou em janeiro de 2009 que as vendas de DDR3 representariam 29% do total de unidades DRAM vendidas em 2009, aumentando para 72% em 2011.
Sucessor
Em setembro de 2012, a JEDEC lançou a especificação final do DDR4. Os principais benefícios do DDR4 em comparação com o DDR3 incluem uma faixa padronizada mais alta de frequências declock e taxas de transferências de dados e voltagem significativamente mais baixa.
Especificação Visão geral
Em comparação com a memória DDR2, a memória DDR3 usa menos energia. Alguns fabricantes ainda propõem o uso de transistores de "porta dupla" para reduzir o vazamento de corrente.
De acordo com JEDEC, 1,575 volts deve ser considerado o máximo absoluto quando a estabilidade da memória é a consideração mais importante, como em servidores ou outros dispositivos de missão crítica. Além disso, o JEDEC afirma que os módulos de memória deve suportar até 1,80 volts antes de incorrer em danos permanentes, embora não sejam necessários para funcionar corretamente nesse nível.
Outro benefício é seu buffer de pré-busca, que tem 8 bursts de profundidade. Em contraste, o buffer de pré-busca de DDR2 tem profundidade de 4 rajadas e o buffer de pré-busca de DDR tem profundidade de 2 rajadas. Esta vantagem é uma tecnologia que possibilita a velocidade de transferência de DDR3.
Módulos DDR3 pode transferir dados a uma taxa de 800-2133 MT/s usando ambas as rampas e as bordas de uma 400-1066 MHz I/O clock. Isso é o dobro das taxas de transferência de dados DDR2 (400-1066 MT/s usando um clock de E/S de 200-533MHz) e quatro vezes a taxa de DDR (200-400 MT/s usando um clock de I/O de 100-200 MHz). Gráficos de alto desempenho foram um driver inicial de tais requisitos de largura de banda, onde a transferência de dados de alta largura de banda entre framebuffers é necessária.
Como o hertz é uma medida de ciclos por segundo, e nenhum sinal é executado com mais frequência do que qualquer outra transferência, descrever a taxa de transferência em unidades de MHz é tecnicamente incorreto, embora muito comum. Também é enganoso porque varias temporizações de memória são fornecidas em unidades de ciclo de clock, que são a metade da velocidade das transferências de dados.
O DDR3 usa o mesmo padrão de sinalização elétrica que o DDR e o DDR2, Stub Series Terminated Logic, embora em tempos e tensões diferentes. Especificamente, DDR3 usa SSTL_15.
Em fevereiro de 2005, a Samsung demonstrou o primeiro protótipo de memória DDR3, com capacidade de até 512 Mb e largura de banda de 1.066 Gbps. Produtos sob a forma de placas-mãe apareceram no mercado em junho de 2007 baseado em P35 chipset 'Bearlake' da Intel com DIMMs em larguras de banda até DDR3-1600 (PC3-12800). O Intel Core i7, lançado em novembro de 2008, se conecta diretamente à memória ao invés de através de um chipset. Os CPUs Core i7, i5 e i3 inicialmente suportavam apenas DDR3. Os processadores da AMD, do soquete AM3, Phenom II X4, lançados em fevereiro de 2009, foram os primeiros a oferecer suporte a DDR3 (embora ainda suportem DDR2 para compatibilidade com versões anteriores).
Módulos de memória dual-inline Os módulos de memória em linha dupla DDR3 (DIMMs) têm 240 pinos e são eletricamente incompatíveis com DDR2. Um entalhe de chave-localizado de forma diferente em DIMMs DDR2 e DDR3 - evita trocá-los acidentalmente. Não apenas eles são chaveados de forma diferente, mas o DDR2 tem entalhes arredondados nas laterais e os módulos DDR3 têm entalhes quadrados nas laterais. DDR3 SO-DIMMs têm 204 pinos.
Para a microarquitetura Skylake, a Intel também projetou um pacote SO-DIMM chamado UniDIMM, que pode usar chips DDR3 ou DDR4. O controlador de memória integrado da CPU pode funcionar com qualquer um deles. O objetivo dos UniDIMMs é lidar com a transição de DDR3 para DDR4, onde o preço e a disponibilidade podem tornar desejável a troca do tipo de RAM. UniDIMMs têm as mesmas dimensões e número de pinos que DDR4 SO-DIMMs regulares, mas o entalhe é colocado de forma diferente para evitar o uso acidental em um soquete DDR4 SO-DIMM incompatível.
Latências As latências DDR3 são numericamente mais altas porque os ciclos de clock do barramento de E/S pelos quais são medidos são mais curtos; o intervalo de tempo real é semelhante às latências DDR2, em torno de 10 ns. Há algumas melhorias porque o DDR3 geralmente usa processos de fabricação mais recentes, mas isso não é causado diretamente pela mudança para o DDR3.
Latência CAS (ns) = 1000 x CL (ciclos) ÷ frequência do relógio (MHz) = 2000 x CL (ciclos) ÷ taxa de transferência (MT/s)
Enquanto as latências típicas para um dispositivo JEDEC DDR2-800 eram 5-5-5-15 (12,5 ns), algumas latências padrão para dispositivos JEDEC DDR3 incluem 7-7-7-20 para DDR3-1066 (13,125 ns) e 8-8-8-24 para DDR3-1333 (12ns).
Tal como acontece com as gerações anteriores de memória, a memória DDR3 mais rápida tornou-se disponível após o lançamento das versões iniciais. A memória DDR3-2000 com latência 9-9-9-28 (9 ns) estava disponível a tempo de coincidir com o lançamento do Intel Core i7 no final de 2008, enquanto desenvolvimentos posteriores tornaram o DDR3-2400 amplamente disponível (com CL 9-12 ciclos = 7,5-10 ns) e velocidades de até DDR3-3200 disponíveis (com CL 13 ciclos = 8,125 ns).
Consumo de energia O consumo de energia de chips SDRAM individuais (ou, por extensão, DIMMs) varia com base em muitos fatores, incluindo velocidade, tipo de uso, voltagem, etc. O Power Advisor da Dell calcula que 4 GB ECC DDR1333 RDIMMs usam cerca de 4 W cada. Em contraste, uma parte orientada para desktop mainstream mais moderna de 8 GB, DDR3/1600 DIMM, tem 2,58 W, apesar de ser significativamente mais rápida.http://www.kingston.com/dataSheets/KVR16N11_8.pdf
Módulos +Lista de módulos SDRAM DDR3 padrãoNomeChipBarramentoTimingsPadrãoModeloMóduloTaxa de clock Tempo de ciclo O tempo de ciclo é o inverso da frequência do clock do barramento de E / S; por exemplo, 1 / (100 MHz) = 10 ns por ciclo de clock. Taxa de clock Taxa de transferência Largura de barramento (MB/s) CL-T-TLatência CAS DDR3-800 D PC3-6400 100 10 400 800 6400 5-5-5 12.5E6-6-615DDR3-1066 E PC3-8500 133⅓ 7.5 533⅓ 1066⅔ 8533⅓ 6-6-6 11.25F7-7-713.125G8-8-815DDR3-1333 F* PC3-10600 166⅔ 6 666⅔ 1333⅓ 10666⅔ 7-7-7 10.5G8-8-812H9-9-913.5J*10-10-1015DDR3-1600 G* PC3-12800 200 5 800 1600 12800 8-8-8 10H9-9-911.25J10-10-1012.5K11-11-1113.75DDR3-1866 DDR3-1866J*DDR3-1866KDDR3-1866LDDR3-1866M* PC3-14900 233⅓ 4.286 933⅓ 1866⅔ 14933⅓ 10-10-1011-11-1112-12-1213-13-13 10.56 11.78612.857 13.929DDR3-2133 DDR3-2133K*DDR3-2133LDDR3-2133MDDR3-2133N* PC3-17000 266⅔ 3.75 1066⅔ 2133⅓ 17066⅔ 11-11-1112-12-1213-13-1314-14-14 10.31311.25;12.18813.125; * opcional
DDR3-xxx denota taxa de transferência de dados e descreve chips DDR, enquanto PC3-xxxx denota largura de banda teórica (com os dois últimos dígitos truncados) e é usado para descrever DIMMs montados. A largura de banda é calculada tomando transferências por segundo e multiplicando por oito. Isso ocorre porque os módulos de memória DDR3 transferem dados em um barramento de 64 bits de dados e, como um byte compreende 8 bits, isso equivale a 8 bytes de dados por transferência.
Com duas transferências por ciclo de um sinal de clock quádruplo, um módulo DDR3 de 64 bits de largura pode atingir uma taxa de transferência de até 64 vezes a velocidade do clock da memória. Com os dados sendo transferidos 64 bits por vez por módulo de memória, DDR3 SDRAM fornece uma taxa de transferência de (taxa de clock de memória) x 4 (para multiplicador de clock de barramento) x 2 (para taxa de dados) x 64 (número de bits transferidos) / 8 (número de bits em um byte). Portanto, com uma frequência de clock de memória de 100 MHz, DDR3 SDRAM oferece uma taxa de transferência máxima de 6400 MB/s.
A taxa de dados (em MT/s) é o dobro do clock do barramento de E/S (em MHz) devido à taxa dupla de dados da memória DDR. Conforme explicado acima, a largura de banda em MB/s é a taxa de dados multiplicada por oito.
CL - ciclos de clock de latência do CAS, entre o envio de endereço de coluna para a memória e o início dos dados em resposta
tRCD - Ciclos de relógio entre ativação de linha e leituras/gravações
tRP - Ciclos de relógio entre a pré-carga da linha e a ativação
Frequências fracionais são normalmente arredondadas para baixo, mas arredondar para 667 é comum porque o número exato é 666⅔ e arredondado para o número inteiro é mais próximo. Alguns fabricantes também arredondam para uma certa precisão ou arredondam para cima. Por exemplo, a memória PC3-10666 pode ser listada como PC3-10600 ou PC3-10700.
Nota: Todos os itens listados acima são especificados pela JEDEC como JESD79-3F. Todas as taxas de dados de RAM entre ou acima dessas especificações listadas não são padronizadas pelo JEDEC - muitas vezes são simplesmente otimizações do fabricante usandos chips de tolerância mais alta ou overvolted. Destas especificações não padronizadas, a velocidade mais alta alcançada relatada foi equivalente a DDR3-2544, em maio de 2010.
Nomenclatura alternativa: Os módulos DDR3 costumam ser incorretamente rotulados com o prefixo PC (em vez de PC3), por razões de marketing, seguido pela taxa de dados. Sob esta convenção, o PC3-10600 é listado como PC1333.
Detecção de presença serial