7 nm (рус. 7 нм) — маркетинговое название технологии для производства микросхем. Основывается на технологии FinFET (fin field-effect transistor), разновидности технологии MOSFET с несколькими затворами. В Международном плане по развитию полупроводниковой технологии 7-нм-технологический процесс упомянут как технология MOSFET, следующая за 10-нанометровым процессом.
Микросхемы памяти SRAM на основе 7-нм технологического процесса (емкость 256 Мбит) были выпущены в июне 2016 г. фабрикой Taiwan Semiconductor Manufacturing Company (TSMC) под названием N7, второй стала Samsung с технологическим процессом 7LPP в 2018 году. Первым 7-нм-мобильный процессор, предназначенный для массового использования на рынке, стал Apple A12 Bionic, он был объявлен на мероприятии Apple в сентябре 2018 года. Хотя Huawei анонсировала свой собственный 7-нм процессор Kirin 980 еще до Apple, 31 августа 2018 года, A12 раньше поступил в продажу. Оба чипа производятся компанией TSMC.
AMD выпустила свои процессоры «Rome» (EPYC 2) для серверов и центров обработки данных на техпроцессе TSMC N7, они содержат до 64 ядер, а также потребительские настольные процессоры «Matisse» с 16 ядрами и 32 потоками (вычислительные кристаллы выполнены на 7 нм, кристалл ввода-вывода на более крупном процессе). Серия Radeon RX 5000 также основана на технологическом процессе TSMC N7.
Появившись в 2009 году, термин «7 нм» стал коммерческим названием в маркетинговых целях, которое указывает на новые поколения технологических процессов без какого-либо отношения к реальным размерам транзисторов, шагу проводников или расстояниями между ними. Для сравнения, 10-нм процессы TSMC и Samsung (10 LPE) находятся где-то между 14-нм и 10-нм процессами Intel по плотности транзисторов.
Иммерсионная литография в сравнении с EUV +ПроцессИммерсионный (≥ 275 пластин/ч)EUV (1500 пластин в день)Слой с однократным паттернингом: 1 день на изготовление6000 пластин в день1500 пластин в деньСлой с дабл-паттернингом: 2 дня на изготовление6000 пластин/2 дня3000 пластин/2 дняСлой с трипл-паттернингом: 3 дня на изготовление6000 пластин/3 дня4500 пластин/3 дняСлой с квад-паттернингом: 4 дня на изготовление6000 пластин/4 дня6000 пластин/4 дня Из-за того, что в настоящее время инструменты иммерсионной литографии работают быстрее, мультипаттернинг по-прежнему используется для большинства слоев. На слоях, требующих четырехкратного нанесения рисунка, производительность иммерсионной технологии сопоставима с EUV. Итого, иммерсионная технология часто производительнее даже при многократном нанесении рисунка.
7-нм технологические узлы и технологические предложения Названия технологических узлов четырёх разных производителей (TSMC, Samsung, SMIC, Intel) частично продиктованы маркетингом и напрямую не связаны с каким-либо измеримым расстоянием на чипе: например, 7-нм узел TSMC похож по некоторым ключевым параметрам на запланированный Intel 10-нм узел (первоначальный вариант). Затем Intel улучшила техпроцес и переименовала самый совершенный из них, называемый ранее «10-нм усовершенствованный SuperFin», в «Intel 7» по маркетинговым соображениям.
Поскольку использование EUV для процесса 7 нм все ещё очень ограниченно, мультипаттернинг по-прежнему сильно сказывается на стоимости и производительности; а EUV дополнительно усложняет процесс. Разрешение для большинства критических слоев по-прежнему достигается множественным нанесением рисунка. Например, для 7-нм Samsung, даже с одинарными слоями EUV с шагом 36 нм, слои с шагом 44 нм все равно требуют применения квад-паттернинга.
7-нм-технологические процессы на рынке +SamsungTSMCIntelSMICНазвание процесса7LPP6LPPN7N7PN7+N6Intel 7N+1 (>7 nm)N+2 (>7 nm)7 nm EUVПлотность транзисторов (MTр/мм2)95,08–100,5991,2–96,5113,9114,2100,76–106,1Размер одной ячейки SRAM0,0262 мкм20,027 мкм2Шаг затвора транзистора54 нм54 нм54 нмШаг ребра транзистора27 нм—34 нмВысота ребра транзистораНеизвестна—53 нмМинимальный шаг металлических проводников46 нм40 нм<40 нм30 нмОбъём применения EUVНа металле с шагом 36 нм; 20 % от общего набора слоевНет, используется self-aligned quad patterning (SAQP, самовыравнивающийся 4-х-компонентный рисунок)4 слоя5 слоёвНет. Интенсивно задействован SAQPНетНетДа (после N+2)Скорость, ограниченная EUV1500 пластин в день—~1000 пластин в день—Мультипаттернинг (≥ 2 масок на слое)Ребра транзисторов, гейты, переходные отверстия (дабл-паттернинг), металлический слой 1 (трипл-паттернинг),
металл с шагом 44 нм (квад-паттернинг)Ребра транзисторов, гейты, контакты/переходные отверстия (квад-паттернинг), нижние 10 металлических слоёвТак же, как N7, с уменьшением на четырёх EUV-слояхТак же, как N7, с уменьшением на пяти EUV-слояхМультипаттернинг DUVМультипаттернинг DUVСтатус выпуска2018: опытное производство, 2019: производство2020: производство2017: опытное производство, 2018: производство2019: производство2018: опытное производство 2019: производство2020: опытное производство 2020: производство2021: производствоАпрель 2021: опытное производство, массовое производство неизвестноКонец 2021: опытное производство, тайное производство с июля 2021 годаОтложено из-за эмбарго США
Примечания
Ссылки
Категория:Электронная промышленность Категория:Технологии электроники Категория:Микроэлектроника