Ово је листа процесорских језгара базираних на ARM архитектури ARM Holdings-а и трећих странки, сортирана по генерацији изласка и имену. ARM обезбеђује преглед бројних произвођача који имплменетирају ARM језгра у свој дизајн. Keil такође и мало новији преглед произвођача ARM базираних процесора. ARM додатно издаје табелу са прегледом ARM линије процесора са односом перформансе и функционалности према способностима за новије фамилије ARM језгара.
ARM језгра Дизајнирана од стране ARM ARM генерација ARM архитектура ARM језгро Особине Кеш (I / D), MMU Типично MIPS @ MHzARM1ARMv1ARM1Прва имплементацијаНема ARM2ARMv2ARM2ARMv2 доноси MUL инструкцију множењаНема4 MIPS @ 8 MHz0.33 DMIPS/MHzARMv2aARM250Integrated MEMC (MMU), графички и улазно-излазни процесор. ARMv2a доноси SWP и SWPB (swap) инструкције.Нема, MEMC1a7 MIPS @ 12 MHzARM3ARMv2aARM3Први пут интегрисан меморијски кеш.4 KB уједињен12 MIPS @ 25 MHz0.50 DMIPS/MHz ARM6 ARMv3ARM60ARMv3 први подржава 32-битни меморијски адресни простор (претходно 26-битни)Нема10 MIPS @ 12 MHzARM600Као ARM60, кеш и копроцесорска магистрала (за FPA10 јединицу покретног зареза).4 KB уједињен28 MIPS @ 33 MHzARM610Као ARM60, кеш, нема копроцесорску магистралу.4 KB уједињен17 MIPS @ 20 MHz0.65 DMIPS/MHz ARM7 ARMv3ARM7008 KB уједињен40 MHzARM710As ARM700, нема копроцесорску магистралу.8 KB уједињен40 MHzARM710aКао ARM7108 KB уједињен40 MHz0.68 DMIPS/MHz ARM7TDMI ARMv4TARM7TDMI(-S)3-степена проточна обрада, Thumb (скуп инструкција), ARMv4 први обуставља подршку за традиционално ARM 26-битно адресирањеНема15 MIPS @ 16.8 MHz63 DMIPS @ 70 MHzARM710TКао ARM7TDMI, кеш8 KB уједињен, MMU36 MIPS @ 40 MHzARM720TКао ARM7TDMI, кеш8 KB уједињен, MMU са Fast Context Switch екстензијом60 MIPS @ 59.8 MHzARM740TКао ARM7TDMI, кешMPUARM7EJARMv5TEJARM7EJ-S5-степена проточна обрада, Thumb, Jazelle DBX, Enhanced DSP инструкцијеНемаARM8ARMv4ARM8105-степена проточна обрада, статичко претпостављање гранања, меморија дупле пропусности 8 KB уједињен, MMU 84 MIPS @ 72 MHz1.16 DMIPS/MHz ARM9TDMI ARMv4TARM9TDMI5-степена проточна обрада, ThumbНемаARM920TКао ARM9TDMI, кеш16 KB / 16 KB, MMU са FCSE (Fast Context Switch екстензија)Register 13, FCSE PID register ARM920T Technical Reference Manual200 MIPS @ 180 MHzARM922TКао ARM9TDMI, кешеви8 KB / 8 KB, MMUARM940TКао ARM9TDMI, кешеви4 KB / 4 KB, MPU ARM9E ARMv5TEARM946E-SThumb, Enhanced DSP инструкције, кешевиvariable, tightly coupled memories, MPUARM966E-SThumb, Enhanced DSP инструкцијенема кеш, TCM-овиARM968E-SКао ARM966E-Sнема кеш, TCM-овиARMv5TEJARM926EJ-SThumb, Jazelle DBX, Enhanced DSP инструкцијеварира, TCM-ови, MMU220 MIPS @ 200 MHzARMv5TEARM996HSНема радни такт, као ARM966E-Sнема кешеве, TCM-ови, MPU ARM10E ARMv5TEARM1020E6-степена проточна обрада, Thumb, Enhanced DSP инструкције, (VFP)32 KB / 32 KB, MMUARM1022EКао ARM1020E16 KB / 16 KB, MMUARMv5TEJARM1026EJ-SThumb, Jazelle DBX, Enhanced DSP инструкције, (VFP)варира, MMU or MPU ARM11ARMv6ARM1136J(F)-S8-степена проточна обрада, SIMD, Thumb, Jazelle DBX, (VFP), Enhanced DSP инструкцијеварира, MMU740 @ 532–665 MHz (i.MX31 систем на чипу), 400–528 MHzARMv6T2ARM1156T2(F)-S8-степена проточна обрада, SIMD, Thumb-2, (VFP), Enhanced DSP инструкцијеварира, MPUARMv6ZARM1176JZ(F)-SКао ARM1136EJ(F)-Sварира, MMU + TrustZone965 DMIPS @ 772 MHz, и до 2 600 DMIPS са четири процесораARMv6KARM11 MPCoreКао ARM1136EJ(F)-S, 1–4 језгра SMPварира, MMU SecurCore ARMv6-M SC000 0.9 DMIPS/MHz ARMv4T SC100 ARMv7-M SC300 1.25 DMIPS/MHz Cortex-M ARMv6-MCortex-M0Профил микроконтролера, Thumb + Thumb-2 подсет (BL, MRS, MSR, ISB, DSB, DMB), хардверска инструкција множења (опционално мала), опционални системски тајмер, опционална bit-banding меморијаНема кеш, Нема TCM, Нема MPU 0.84 DMIPS/MHzCortex-M0+Cortex-M0+ Specification Summary; ARM Holdings.Профил микроконтролера, Thumb + Thumb-2 подсет (BL, MRS, MSR, ISB, DSB, DMB), хардверска инструкција множења (опционално мала), опционални системски тајмер, опционална bit-banding меморијаНема кеш, Нема TCM, опционални MPU са 8 региона 0.93 DMIPS/MHzCortex-M1Профил микроконтролера, Thumb + Thumb-2 подсет (BL, MRS, MSR, ISB, DSB, DMB), хардверска инструкција множења (опционално мала), OS опција додаје SVC / блоковски показивач стека, опционални системски тајмер, нема bit-banding меморијуНема кеш, 0-1024 KB I-TCM, 0-1024 KB D-TCM, Нема MPU136 DMIPS @ 170 MHz,"ARM Extends Cortex Family with First Processor Optimized for FPGA", ARM press release, March 19, 2007. Retrieved April 11, 2007. (0.8 DMIPS/MHz FPGA-зависан)"ARM Cortex-M1", ARM product website. Retrieved April 11, 2007.ARMv7-MCortex-M3Профил микроконтролера, Thumb / Thumb-2, хардверске инструкције множења и дељења, опционална bit-banding меморијаНема кеш, Нема TCM, опционални MPU са 8 региона 1.25 DMIPS/MHzARMv7E-MCortex-M4Профил микроконтролера, Thumb / Thumb-2 / DSP / опционална FPv4 јединица покретног зареза са једноструком прецизношћу, хардверске инструкције множења и дељења, опционална bit-banding меморијаНема кеш, Нема TCM, опционални MPU са 8 региона 1.25 DMIPS/MHz Cortex-R ARMv7-RCortex-R4Профил реалног времена, Thumb / Thumb-2 / DSP / опционална FPv3 јединица покретног зареза, хардверски множач и опционална инструкција дељења, опционална парност & ECC за интерне магистрале / кеш / TCM, 8-степена проточна обрада на два језгра са закључаним корацима и логиком за грешке0-64 KB / 0-64 KB, 0-2 of 0-8 MB TCM, opt MPU with 8/12 regionsCortex-R5 (MPCore)Профил реалног времена, Thumb / Thumb-2 / DSP / опционална FPv3 јединица покретног зареза и прецизност, хардверски множач и опционална инструкција дељења, опционална парност & ECC за интерне магистрале / кеш / TCM, 8-степена проточна обрада на два језгра са закључаним корацима и логиком за грешке / опционално као 2 независна језгра, периферални порт ниског кашњења (LLPP), порт акцелерације кохеренције (ACP)0-64 KB / 0-64 KB, 0-2 of 0-8 MB TCM, опционални MPU са 12/16 регионаCortex-R7 (MPCore)Профил реалног времена, Thumb / Thumb-2 / DSP / опционална FPv3 јединица покретног зареза и прецизност, хардверски множач и опционална инструкција дељења, опционална парност & ECC за интерне магистрале / кеш / TCM, 11-степена проточна обрада на два језгра са закључаним корацима и логиком за грешке / извршавање без реда / динамичко преименовање регистара / опционално као 2 независна језгра, периферални порт ниског кашњења (LLPP), ACP0-64 KB / 0-64 KB, ? 0-128 KB TCM-ова, опционално MPU са 16 региона Cortex-A ARMv7-A Cortex-A5Профил апликације, ARM / Thumb / Thumb-2 / DSP / SIMD / опционала VFPv4-D16 јединица са покретним зарезом / опционални NEON / Jazelle RCT и DBX, 1–4 језгра / опционални MPCore, контролна јединица (SCU), generic interrupt controller (GIC), accelerator coherence port (ACP)4-64 KB / 4-64 KB L1, MMU + TrustZone 1.57 DMIPS / MHz per core Cortex-A7 MPCore Профил апликације, ARM / Thumb / Thumb-2 / DSP / VFPv4-D16 FPU / NEON / Jazelle RCT and DBX / хардверска виртуелизација, in-order execution, superscalar, 1–4 SMP cores, Large Physical Address Extensions (LPAE), контролна јединица (SCU), генерички контролер прекида (GIC), ACP, архитектура и особине идентичне као код A15, 8-10 степена проточна обрада, дизајн ниске потрошњеDeep inside ARM's new Intel killer; The Register; October 20, 2011.32 KB / 32 KB L1, 0-4 MB L2, MMU + TrustZone 1.9 DMIPS / MHz по језгруCortex-A8 Профил апликације, ARM / Thumb / Thumb-2 / VFPv3 FPU / NEON / Jazelle RCT и DAC, 13-степена суперскаларна проточна обрада16-32 KB / 16-32 KB L1, 0-1 MB L2 опционално ECC, MMU + TrustZoneдо 2000 (2.0 DMIPS/MHz при брзини од 600 MHz до више од 1 GHz)Cortex-A9 MPCore Профил апликације, ARM / Thumb / Thumb-2 / DSP / Optional VFPv3 FPU / Optional NEON / Jazelle RCT и DBX, спекулативно суперскаларно извршавање ван реда, 1–4 SMP језгара, контролна јединица (SCU), генерички контролер прекида (GIC), порт акцелерације кохеренције (ACP)16-64 KB / 16-64 KB L1, 0-8 MB L2 опционалне парности, MMU + TrustZone 2.5 DMIPS/MHz по језгру, 10,000 DMIPS @ 2 GHz на процесу израде оптимизованом за перформансе 45 nm (двојезгарни) ARM Cortex-A12Cortex-A12 Summary; ARM Holdings. Профил апликације, ARM / Thumb-2 / DSP / VFPv4 FPU / NEON / хардверска виртуелизација, спекулативно суперскаларно извршавање ван реда, 1–4 SMP језгра, велико проширење визичке адресе (LPAE), контролна јединица (SCU), генерички контролер прекида (GIC), порт акцелерације кохеренције (ACP)32-64 KB / 32 KB L1, 256 KB-8 MB L2 3.0 DMIPS / MHz по језгруCortex-A15 MPCore Профил апликације, ARM / Thumb / Thumb-2 / DSP / VFPv4 FPU / NEON / целобројно дељење / Fused MAC / Jazelle RCT / хардверска виртуелизација, спекулативно суперскаларно извршавање ван реда, 1–4 SMP језгра, велико проширење визичке адресе (LPAE), контролна јединица (SCU), генерички контролер прекида (GIC), ACP, 15-24 степена проточна обрада32 KB I$ са парношћу / 32 KB D$ са ECC L1, 0-4 MB L2, L2 има ECC, MMU + TrustZoneБар 3.5 DMIPS/MHz по језгру (до 4.01 DMIPS/MHz у зависности од имплементације). Cortex-A50 ARMv8-A Cortex-A53 Профил апликације, AArch32 и AArch64, 1-4 SMP језгра, Trustzone, NEON напредне SIMD, VFPv4, хардверска виртуелизација, двострука редна проточна обрада 8-64 KB са парношћу / 8-64 KB са ECC L1 по језгру, 128 KB-2 MB L2 дељено, 40-битне физичке адресе 2.3 DMIPS/MHz Cortex-A57 Профил апликације, AArch32 и AArch64, 1-4 SMP језгра, Trustzone, NEON напредне SIMD, VFPv4, хардверска виртуелизација, вишеструка дубоко ван-реда проточна обрада 48 KB са DED парношћу / 32 KB са ECC L1 по језгру, 512 KB-2 MB L2 дељено, 44-битне физичке адресеБар 4.1 DMIPS/MHz по језгру (до 4.76 DMIPS/MHz у зависности од имплементације). ARM генерација ARM архитектура ARM језгро Особине кеш (I / D), MMU Типично MIPS @ MHz
Дизајнирана од стране трећих странки Ова језгра имплементирају ARM скуп инструкција, а развијена су независно од стране компанија које лиценцирају архитектуру од ARM-а. Генерација ARM архитектура Језгро Особине кеш (I / D), MMU Типично MIPS @ MHzStrongARMARMv4SA-1105-степена проточна обрада16 KB / 16 KB, MMU100-206 MHz1.0 DMIPS/MHzSA-1100 изведен од SA-11016 KB / 8 KB, MMU Faraday ARMv4 FA510 6-степена проточна обрада до 32 KB / 32 KB кеш, MPU 1.26 DMIPS/MHz 100-200 MHz FA526 до 32 KB / 32 KB кеш, MMU 1.26 MIPS/MHz 166-300 MHz FA626 8-степена проточна обрада 32 KB / 32 KB кеш, MMU 1.35 DMIPS/MHz 500 MHz ARMv5TE FA606TE 5-степена проточна обрада нема кеш, нема MMU 1.22 DMIPS/MHz200 MHz FA626TE 8-степена проточна обрада32 KB / 32 KB кеш, MMU 1.43 MIPS/MHz800 MHz FMP626TE 8-степена проточна обрада, SMP 1.43 MIPS/MHz500 MHz FA726TE 13 степена проточна обрада, двострука 2.4 DMIPS/MHz1000 MHz XScale ARMv5TEXScale7-степена проточна обрада, Thumb, Enhanced DSP инструкције32 KB / 32 KB, MMU133–400 MHzBulverdeWireless MMX, Wireless SpeedStep је додат32 KB / 32 KB, MMU312–624 MHzMonahansWireless MMX2 је додат32 KB / 32 KB (L1), опционални L2 кеш до 512 KB, MMUдо 1.25 GHzSheevaARMv5 Feroceon 5-8 степена проточна обрада, једнострука 16 KB / 16 KB, MMU 600-2000 MHz Jolteon 5-8 степена проточна обрада, двострука 32 KB / 32 KB, MMU PJ1 (Mohawk) 5-8 степена проточна обрада, једнострука, Wireless MMX2 32 KB / 32 KB, MMU 1.46 DMIPS/MHz1.06 GHz ARMv6 / ARMv7-A PJ4 6-9 степена проточна обрада, двострука, Wireless MMX2, SMP 32 KB / 32 KB, MMU 2.41 DMIPS/MHz1.6 GHz Snapdragon ARMv7-A Scorpion 1 или 2 језгра. ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv3 FPU / NEON (128-бита широк)256 KB L2 по језгр 2.1 DMIPS / MHz по језгру Krait 1, 2, или 4 cores. ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv4 FPU / NEON (128-бита широк)4 KB / 4 KB L0, 16 KB / 16 KB L1, 512 KB L2 по језгру 3.3 DMIPS / MHz по језгру Apple A6,Apple A6X ARMv7-A Apple Swift 2 језгра. ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv4 FPU / NEONL1: 32 KB / 32 KB, L2: 1 MB 3.5 DMIPS / MHz по језгруApple A7 ARMv8-A Apple Cyclone 2 језгра. ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv4 FPU / NEON / TrustZone / AArch64 L1: 64 KB / 64 KB, L2: 1 MB X-Gene ARMv8-A X-Gene 64 битни, четвороструки, SMP кеш, MMU, Виртуелизација 3 GHzDenver ARMv8-A Parker 64 битни