мини|right|-{CMOS}- инвертор (НЕ логичка капија) Технологија комплементарног метал-оксид-полупроводника () се користи за израду интегрисаних кола. -{CMOS}- технологија се користи код микропроцесора, микроконтролера, статичне RAM меморије и других дигиталних логичких кола. -{CMOS}- технологија се такође користи за неколико аналогних кола као што су |слике сензоре (-{CMOS}- сензор), конвертори података и високо интегрисани радио-примопредајници за више врста комуникација. Франк Ванлас патентирао је -{CMOS}- 1963. године.
-{CMOS}- се, такође, понекад односи и на „комплементарно-симетрични“ метал-оксид полупроводник (или COS-MOS).COS-MOS was an RCA trademark, which forced other manufacturers to find another name — CMOS Фраза „комплементарно-симетрични“ односи се на чињеницу да типичан дигитални стил дизајнирања -{CMOS}- користи комплементарне и симетричне парове p типа и п типа метал оксид полупроводника (MOSFET) за логичке функције.
Две важне карактеристике -{CMOS}- уређаја јесу висок имунитет на шум и мала статичка потрошња енергије. Будући да је један транзистор у пару увек искључен, серије комбинација црпи значајну енергију, али само моментално током пребацивања из укљученог у искључено стање. Сходно томе, CMOS уређаји не производе многе беспотребне топлоте као неке друге логичке форме, на пример, транзистор-транзистор логика (-{ТТL}-) или -{NMOS}- (-{N}--тип -{MOS}-) логика, који обично имају неке трајне струје, чак и када се не мења стање. -{CMOS}- такође омогућава високу густину логичких функција на чипу. То је био главни разлог да -{CMOS}- постане најчешће коришћена технологија за имплементацију у -{VLSI}- чиповима.
Фраза "метал-оксид-полупроводник" односи се на физичку структуру одређених транзистора са ефектом поља, који имају електроду, метални гејт, постављену на оксидни изолатор, који је на врху полупроводничког материјала. Некада се користио алуминијум, али данас се користи полисилицијум. Други материјали гејта су се вратили у примену са појавом диелектричних материјала велике релативне пермитивности у -{CMOS}- процесу, а објавио су их IBM и Intel за 45-нанометарску и напредније технологије.
Технички подаци
"CMOS" се односи и на посебан стил дизајна дигиталних кола и на фамилије процеса које се користе за имплементацију кола на интегрисаним колима (чиповима). CMOS коло расипа мање енергије од логичких фамилија отпорних на оптерећење. Од када се ова предност повећала и постала важнија, CMOS процеси и варијанте су почеле да доминирају, тако да се велика већина савремених интегрисаних кола производи на CMOS процесима. Од 2010. године, CPUs је са најбољим перформансама по вату сваке године, имао CMOS статичку логику од 1976. године.
CMOS кола користе комбинацију p канала и n канала метал-оксид полупроводничких теренско ефективних транзистора (MOSFETs) за имплементацију логичких врата. Иако CMOS логика може да се имплементира са дискретним уређајима за демонстрације, комерцијални CMOS производи су интегрисана кола састављена од, до милион транзистора оба типа на правоугаоној плочи силицијума, површине између 10 и 400 mm².
Инверзија
мини|right|Статички CMOS инвертор
CMOS кола су конструисана на такав начин да сви PMOS (P-тип MOS) транзистори морају да имају или улаз из напајања или из другог PMOS транзистора. Слично, сви NMOS транзистори морају имати улаз или из земље или од другог NMOS транзистора. Састав PSMO транзистора ствара мали отпор између његовог извора и контактних одвода када су примењена ниско напонска врата и велика отпорност када су примењена високо напонска врата. Са друге стране, састав NMOS транзистора ствара велики отпор између извора и одвода када су примењена ниско напонска врата и мали отпор када су примењена високо напонска врата. CMOS остварује редукцију струје допуњујући сваки nMOSFET са pMOSFET и спајајући оба врата и оба одвода. Високи напон на вратима узрокује да nМОСФЕТ проводи а pMOSFET не проводи, док ниски напон на вратима ради супротно. Ово уређење у великој мери смањује потрошњу енергије и стварање топлоте. Међутим, током пребацивања оба MOSFET-а кратко проводе како напон на вратима иде са једног у друго стање. Ово ствара кратак прекид у напајању и постаје озбиљан проблем на високим фреквенцијама.
Слика десно показује шта се дешава када је улаз повезан са PMOS транзистором (врх дијаграма) и NMOS транзистором (доњи део дијаграма). Када је напон на улазу А низак, NMOS транзисторски канал је у стању велике отпорности. Ово ограничава струју која може да тече од Q до земље. PMOS транзисторски канал је у стању мале отпорности и много више струје може да протекне од напајања до излаза. Пошто је отпорност између напона напајања и Q ниска, пад напона између извора напајања и Q, због струје која долази из Q, је мали. Излаз због тога региструје висок напон.
С друге стане, када је напон на улазу у А висок, PMOS транзистор је у OFF (висока отпорност) стању како би се ограничило протицање струје од позитивног извора до излаза, док је NMOS транзистор у ON (мала отпорност) стању, што омогућава излаз из одвода до земље. Пошто је отпорност између Q и земље мала, пад напона потиче због струје која бива увучена у Q, стављањем Q мало изнад земље. Мали пад је резултат ниског напона на излазу.
Укратко, излази PMOS и NMOS транзистора су комплементарни на тај начин да кад је низак улаз, излаз је висок, и када је улаз висок излаз је низак. Због оваквог понашања излаза и улаза, излаз CMOS кола је инверзан од улаза.
Напајања за CMOS се зову VDD и VSS, или VCC и земља (Ground-GND), у зависности од произвођача. VDD и VSS су преносиоци од конвенцијалног MOS кола и одржавају одвод и изворно снабдевање. Оно се не односи директно на CMOS јер су оба снабдевања реални извори снабдевања. VCC и GND су пренесени од TTL логике и та номенклатура је била задржана увођењем 54C/74C линије CMOS.
Дуалност Важна карактеристика CMOS кола је дуалност која постоји између његових PMOS транзистора и CMOS транзистора. CMOS коло је направљено тако да увек омогући постојање пута од излаза до или напајања или земље. Да би се ово постигло, скуп свих путева на извор напона мора да буде комплемент скупа свих путева на земљи. Ово се лако постиже дефинисањем израза НЕ од стране другог. Због Де Морганових закона базне логике, PMOS паралелни транзистори имају одговарајуће NMOS редне транзисторе, док PMOS редни транзистори имају одговарајуће NMOS паралелне транзисторе.
Логика right|мини|125px|НИ логичка капија у CMOS Комплексније логичке функције, као оне које укључују врата И и ИЛИ, захтевају манипулисање путевима између врата при презентацији логике. Када се пут састоји од два редна транзистора, оба транзистора морају имати мали отпор за одговарајући мрежни напон, моделовање И. Када се пут састоји од два паралелна транзистора, или један или оба транзистора морају да имају мали отпор да би повезали извор мрежног напона са излазом, моделовање ИЛИ.
На десној страни је приказан је дијаграм кола са вратима НИ у CMOS логици. Ако су оба, А и В улаза, висока, онда ће оба NMOS транзистора (доња половина дијаграма) проводити, ниједан од PMOS транзистора (половина горе) неће проводити, и биће успостављен проводни пут између излаза и Vss (земље), стварајући ниски излаз. Ако су или А или Б ниски улази, један од NMOS транзистора неће проводити, један од PMOS транзистора хоће и биће успостављен проводни пут између излаза и Vdd (мрежног напона), стварајући високи излаз.
Предност CMOS над NMOS је у томе што су оба излазна транзистора, ниско-ка-високом и високо-ка-ниском, брза, пошто pull-up транзистори имају малу отпорност када се укључе, за разлику од оптерећених отпорника у NMOS логици. Додатно, излазни сигнал врти пун напон између ниских и високих шина. Овај снажан, више скоро симетричан одговор, такође прави CMOS који је отпорнији на шум.
Види Logical effort за метод израчунавања кашњења у CMOS колу.
Пример: Физички изглед НИ врата right|thumbnail|150px|Физички слој НИ кола. The larger regions of N-type diffusion and P-type diffusion are part of the transistors. The two smaller regions on the left are taps to prevent latchup. мини|150px|Simplified process of fabrication of a CMOS inverter on p-type substrate in semiconductor microfabrication. Note: Gate, source and drain contacts are not normally in the same plane in real devices, and the diagram is not to scale.
Пример показује НИ логички уређај нацртан као физичка репрезентација његове производње. Дата је перспектива физичког изгледа, „птичија перспектива“, наслаганих слојева. Коло је конструисано од p типа подлоге. Полисиликон, дифузија, и n–well (n-рупа) се односе на "базни слој", и у ствари, они су уметнути у ровове p типа подлоге. Контакти успостављају везу продирањем кроз изолационе слојеве између базних слојева и првог металног слоја (метал 1).
Улази у НИ (представљени зеленом бојом) су у полисиликону. CMOS транзистори (уређаји) се формирају укрштањем полисиликона и дифузије; N дифузија за N уређај и Р дифузија за Р уређај (илустровано у боји лососа и у жутој боји). Излаз ("out") је спојен са металом (илустрован цијан бојом). Спојеви између метала и полисиликона или дифузије реализују се помоћу контакта (илустровани црним квадратима). Физички изглед примера одговара НИ логичком колу датом у претходном примеру.
N уређај се производи на подлози Р типа, док се Р уређај производи на N типу и n–well. „Додирнута“ подлога Р типа је је повезана са VSS и додирнути N-type n-well је повезан са VDD, да би се спречило горње затварање.
center|thumbnail|500px|Cross section of two transistors in a CMOS gate, in an N-well CMOS process.
Енергија: пребацивање и цурење
CMOS логика расипа мање енергије него NMOS логичка кола зато што CMOS расипа енергију само када се пребацује ("динамичка енергија"). На типичном ASIC у модерном 90 нанометарском процесу, пребацивање излаза може трајати 120 пикосекунди, а дешава се сваких 10 наносекунди. NMOS логика расипа енергију увек када је транзистор укључен, зато што постоји струјни пут од Vdd to Vss кроз оптерећени отпорник и мрежу n-типа.
Статична CMOS врата су веома енергетски ефикасна зато што је расипање енергије сведено готово на нулу у стању мировања. Раније, на потрошњу енергије CMOS уређаја није се водило много рачуна приликом дизајна чипова. Фактори као што су брзина и површина су важани фактори током дизајна. Док се CMOS технологија кретала испод суб-микронског нивоа, потрошња енергије по јединици површине чипа се изузетно повећала.
Уопштено класификовано, расипање енергије у CMOS колу се јавља услед постојања две компоненте: Статичко расипање Под-праг проводљивости кад је транзистор искључен
NMOS и PMOS транзистори имају врата-извор напонски праг, испод којег струја (зове се под-праг струја) кроз уређај опада експоненцијално. Историјски, CMOS дизајн ради при мрежном напону много већем од његовог напонског прага (Vdd може да буде 5 V, а Vth за NMOS и PMOS може да буде 700 mV). Специјални тип CMOS транзистора са скоро нула мрежним напонским прагом је природан транзистор. Тунеловање струје коз оксидна врата
SiO2 је веома добар изолатор, али са малом дебљином нивоа електрони могу да буду тунеловани кроз веома танак изолатор; вероватноћа опада експоненцијално са дебљином оксида. Тунеловање струје постаје веома важно за транзисторе технологије испод 130 nm са оксидним вратима од 20 Å или тањим. Цурење струје кроз обрнуте биас диоде
Јавља се мало супротно цурење због формирања обрнутог биаса између дифузионих региона и рупе (јаме) (нпр. p-тип дифузије и n-рупа), рупе и подлога (нпр. n-рупа и p-подлога). У савременом процесу цурење диоде је веома мало у односу на под праг и тунеловање струје, тако да то може да се занемари током енергетских израчунавања. (Напон на улазу (или база) неког транзистора или вакуум цеви, условљавају рад уређаја у проводним стању. Када се примењује контролни напон (улазни напон) до врата, додаје се биас, који омогућава да резултантни напон буде већи или мањи, на основу збира два.) Струја као последица догађаја (соntention) у сразмерним колима