Програмний мікропроцесор () — ядро мікропроцесора, що може бути повністю імплементоване за допомогою синтезу логіки. Фізичним втіленням програмного процесора можуть бути різні програмовані логічні пристрої, такі як ASIC, FPGA, CPLD).
У більшості апаратних реалізацій синтезується лише одне процесорне ядро — втім, спроби вмістити у один FPGA багато ядер також здійснюються. У таких мультиядерних процесорах ресурси плати можуть спільно використовуватися усіма ядрами і синтезованими пристроями. У деяких дизайнах на одному FPGA може налічуватися сотні ядер.
Порівняння деяких програмних ядер Процесор Розробник Відкритий код? Шини Примітки Домашня сторінка Мова опису Засновані на архітектурі ARM Amber Conor Santifort Wishbone ARMv2a, 3-стадійний або 5-стадійний конвеєр Сторінка проекту на Opencores Verilog ARM ? 70–200МГц, 32-біт RISC Verilog Засновані на архітектурі AVR Navré Sébastien Bourdeauducq Direct SRAM 8-біт RISC, сумісний з Atmel AVR Project page at Opencores Verilog pAVR Doru Cuturela 8-біт RISC, сумісний з Atmel AVR Project page at Opencores VHDL Засновані на архітектурі MicroBlaze AEMB Shawn Tan Wishbone Сумісний з MicroBlaze EDK 3.2 AEMB Verilog MicroBlaze Xilinx PLB, OPB, FSL, LMB, AXI4 Xilinx MicroBlaze OpenFire Virginia Tech CCM Lab OPB, FSL Сумісний на рівні машинних кодів з MicroBlaze http://opencores.org/project,openfire_core,overview Verilog SecretBlaze LIRMM, University of Montpellier / CNRS Wishbone Сумісний з MicroBlaze SecretBlaze VHDL Засновані на архітектурі MCS-51 MCL51 MicroCore Labs ? Наднизькі вимоги до ресурсів (312 таблиць LUT Artix-7; чотириядерна версія 8051 використовує 1227 таблиць), мікросеквенсер, ядро сумісне з 8051 MCL51 Core TSK51/52 Altium Wishbone / Intel 8051 Сумісний з набором команд 8-розрядного мікроконтролера Intel 8051. Є альтернатива з нижчим clock cycle Embedded Design on Altium Wiki Засновані на архітектурі MIPS BERI University of Cambridge MIPS Project page Bluespec Dossmatik René Doss Pipelined bus Набір команд MIPS I, конвеєр Dossmatik VHDL TSK3000A Altium Wishbone 32-bit R3000-style RISC modified Harvard-architecture CPU Embedded Design on Altium Wiki Засновані на архітектурі PicoBlaze PacoBlaze Pablo Bleyer PicoBlaze-сумісний PacoBlaze Verilog PicoBlaze Xilinx Xilinx PicoBlaze VHDL, Verilog Засновані на архітектурі RISC-V f32c Університет Загреба AXI, SDRAM, SRAM 32-розрядний, підмножини наборів команд RISC-V або MIPS (змінювана архітектура), інструментарій GCC f32c VHDL VexRiscvSpinalHDL AXI4 / Avalon 32-bit, RISC-V, up to 340MHz on Artix 7. Up to 1.44DMIPS/MHz. https://github.com/SpinalHDL/VexRiscv SpinalHDL Засновані на архітектурі SPARC LEON2(-FT) ESA AMBA2 SPARC V8 ESA VHDL LEON3/4 Aeroflex Gaisler AMBA2 SPARC V8 Aeroflex Gaisler VHDL OpenPiton Princeton Parallel Group Manycore SPARC V9 OpenPiton Verilog OpenSPARC T1 Sun 64-bit OpenSPARC.net Verilog Tacus/PIPE5 TemLib Pipelined bus SPARC V8 TEMLIB VHDL Засновані на архітектурі x86 CPU86 HT-Lab 8088-сумісний cpu86 VHDL MCL86 MicroCore Labs ? Точна емуляція циклів команд 8088/8086; реалізація з мікросеквенсером. Використовує менше 2% Kintex-7. MCL86 Core s80x86 Jamie Iles Custom 80186-compatible GPLv3 core s80x86 SystemVerilog Zet Zeus Gómez Marmolejo Wishbone Повний клон IBM PC з процесором 8088/8086/80186 Zet Verilog Other architectures ARC ARC International, Synopsys 16/32-розрядний RISC DesignWare ARC Verilog ERIC5 Entner Electronics 9-розрядний RISC, малі розміри, компілятор C ERIC5 VHDL H2 CPU Richard James Howe Custom 16-розрядна стекова машина для прямого виконання програм на Forth H2 CPU VHDL Instant SoC FPGA Cores Custom 32-розрядний, RISC-V M Extension, SoC описано на C++ Instant SoC VHDL JOP Martin Schoeberl SimpCon / Wishbone (extension) Стекова машина, жорсткий реальний час, пряме виконання байт-коду Java Jop VHDL LatticeMico8 Lattice Wishbone LatticeMico8 Verilog LatticeMico32 Lattice Wishbone LatticeMico32 Verilog LXP32 Alex Kuznetsov Wishbone 32-bit, 3-стадійний конвеєр lxp32 VHDL MCL65 MicroCore Labs ? Ядро, сумісне з 6502 за циклами команд, з мікросеквенсером. Потребує 252 таблиці LUT у Spartan-7 MCL65 Core MRISC32-A1 Marcus Geelnard Wishbone, B4/pipelined 32-розрядний RISC і векторний процесор MRISC32 VHDL NEO430 Stephan Nolting Wishbone (Avalon, AXI4-Lite) 16-розрядний, сумісний з MSP430 NEO430 VHDL Nios, Nios II Altera Avalon Altera Nios II Verilog OpenRISC OpenCores Wishbone 32-розрядний, реалізований у ASIC, а також FPGA Actel, Altera, Xilinx Verilog SpartanMC TU Darmstadt / TU Dresden Custom (AXI support in development) 18-розрядна архітектура SpartanMC Verilog SYNPIC12 Miguel Angel Ajo Pelayo Сумісний з PIC12F nbee.es VHDL xr16 Jan Gray XSOC abstract bus 16-bit RISC CPU and SoC featured in Circuit Cellar Magazine #116-118 XSOC/xr16 Schematic YASEP Yann Guidon Direct SRAM 16 or 32 bits, RTL in VHDL & asm in JS, microcontroller subset : ready yasep.org (Firefox required) VHDL ZipCPU Gisselquist Technology Wishbone, B4/pipelined 32-розрядний процесор, спроектований для мінімального використання ресурсів FPGA zipcpu.com Verilog ZPU Zylin AS Wishbone Стекова машина, 16/32-розрядні дані, підтримка ОС eCos Zylin CPU VHDL
Див. також Система на кристалі
VHDL Verilog, SystemVerilog
Джерела