thumb|200px|Logo PCI Express. vignette|Ports PCI Express (de haut en bas : ×4, ×16, ×1 et ×16), comparé au traditionnel Port PCI 32-bit (en bas).
Le PCI Express (), officiellement abrégé PCI-E ou PCIe est une norme de bus d'extensionDefinition PCIe, lemagit.fr, consulté le 28 novembre 2022. utilisée pour les échanges entre les cartes d'extension (cartes graphiques, SSD, disques durs, cartes réseau,…) et avec la carte mère d'un ordinateur. Développée par Intel et introduite en 2004, elle supplante les normes antérieures PCI, PCI-X et AGP.
Par analogie avec le modèle OSI, la norme PCI Express spécifie une couche physique, dont un bus local, couramment appelé (« bus PCI express »), une couche liaison de données et une couche de transaction.
Le () est le groupe de travail, représentant plus de huit cent sociétés, qui s'occupe du maintien et du développement du standard PCI Express. La dernière version du standard est la spécification PCI Express 6.0, offrant un débit de par canal, publiée le . La version 7.0 du protocole est à l'étude. PCI Express est une marque déposée.
Une évolution du PCI vignette|redresse|Carte PCI express pleine hauteur. vignette|redresse|Slots PCI-Express ×1 et PCI-Express ×16 comparés au slot PCI (à gauche). Un avantage du PCI Express est d’être dérivé de la norme PCI (), ce qui permet aux constructeurs d’adapter simplement leurs cartes d’extension existantes, puisque seule la couche matérielle est à modifier. D’autre part, il est suffisamment rapide pour pouvoir remplacer non seulement le PCI classique mais aussi l’AGP, un port rapide pour cartes graphiques.
Contrairement au PCI qui est relié au southbridge de la carte mère, le PCI Express est souvent disponible à la fois au niveau du northbridge et du southbridge, il a même été intégré en à certains microprocesseurs.
Alors que le PCI utilise un unique bus de largeur bidirectionnel alterné () pour l’ensemble des périphériques, le PCI Express utilise une interface série (de largeur 1 bit) à base de lignes bidirectionnelles réparties sur 8 broches. On pourra ainsi parler d’une carte mère possédant PCIe. Une ligne permet théoriquement des échanges à pour la du protocole. Les différents périphériques communiquent alors par échange de paquets et l’arbitrage du bus PCI est remplacé par un commutateur. Le principe de fonctionnement est semblable à de la commutation de paquets selon un modèle à quatre couches : couche logicielle : codage/décodage des paquets de données ; couche transaction : rajout/suppression d’un en-tête de début et d’un en-tête de séquencement ou de numérotation du paquet ; couche liaison : rajout/suppression d’un code de correction d’erreur (contrôle de redondance cyclique) ; couche physique : transmission du paquet (transmission série « point à point »).
On parle de ports PCIe ×1, ×2, ×4, ×8, ×16 et ×32 pour différencier les ports en fonction du nombre de connecteurs de ligne dont ils disposent (respectivement 1, 2, 4, 8, 16 ou 32 lignes maximum). Un port ×32 permet d'atteindre en théorie un débit de , soit quatre fois le débit des ports AGPBus PCI Express (PCI-E), sur Comment ça marche (consulté le 16 février 2016)..
Un port ×16 par exemple peut n’être relié qu’à huit lignes PCIe ; il devra tout de même avoir un apport de puissance électrique nécessaire aux cartes ×16. Une carte d’extension ×16 fonctionnera sur ce port (mais probablement avec des performances non optimales), car le protocole PCIe prévoit la négociation mutuelle du nombre de lignes maximum supportées par les deux entités en relation. De même, une carte (exemple : ×1) peut être connectée et fonctionnera correctement sur un port plus grand (exemple : ×2, …, ×32).
Évolutions Les évolutions du PCI Express ont été motivées principalement par le besoin d'augmenter le taux de transfert, qui est quasiment doublé à chaque nouvelle génération du standard par rapport à la génération précédente. De plus, chaque nouvelle génération est susceptible d'apporter d'autres avantages, qui sont décrits ci-dessous.
En 2007 est apparue la génération de PCIe (gen 2.0) qui permet, entre autres, de passer le débit de par sens et par ligne (le débit est doublé par rapport à la génération gen 1.0). En février de cette même année est publiée la norme « External PCI Express 1.0 » (ePCIe 1.0, Cabled PCIe 1.0), qui permet de connecter des périphériques externes sur le bus PCIe, en utilisant une carte permettant de rediriger celui-ci vers un connecteur externe. Le débit de chaque ligne est limité à . Il existe des connecteurs et des câbles pour les versions 1x, 4x, 8x et 16x du bus. Une évolution vers des lignes à (comme le PCIe 2.0) est prévue mais sans date annoncée.
En 2010, PCI-SIG publie le cahier des charges du PCIe (gen 3.0), originellement appelé 3GIO, , dont le débit est doublé à grâce à une augmentation de 60 % de la fréquence qui passe à pour la gen 3.0, mais aussi par un codage /. Au lieu de consommer 20 % du débit pour gen 2.0, ce codage ne fait plus perdre que 1,6 % de la bande passante totale. Les premiers périphériques en PCIe 3.0 sont arrivés mi-2011, mais les cartes graphiques exploitant cette interface ne sont arrivées que début 2012.
La spécification PCIe 4.0 est parue en . Elle double la bande passante. La première carte graphique à utiliser pleinement cette nouvelle spécification est la carte AMD Radeon RX 5700 XT en 2019...
La spécification PCIe 5.0 est parue en avec un nouveau doublement de la bande passante. a averti qu'avec les débits possibles avec la norme PCIe 5, les SSD les plus performants devraient adopter un système de refroidissement actif pour leur intégrité..
La spécification PCIe 6.0 est parue en avec un nouveau doublement de la bande passante, à 64 GT/s. Les premières utilisations n'ont débuté qu'en .
+Performance des liens PCI ExpressVersionAnnée de lancementCodageTaux de transfert par lignePar paire différentielle et dans chaque direction (canaux simplex bi-directionnels).Bande passantex1x2x4x8x161.0 / 1.12003NRZ8b/10b2.020073.02010128b/130b4.020175.020196.02022( implémentation en août 2025)PAM4 FECFLIT 242 octets/256 octets7.02025 (spécifications)
Spécifications techniques
Compatibilité emplacements/cartes Les connecteurs PCI Express permettent la connexion d'une carte x8 (8 lignes) sur un emplacement x16 (16 lignes), l’inverse n'étant pas vrai, du fait de la différence de longueur des connecteurs ; idem pour les autres variantes. La taille du connecteur limite le nombre maximum de lignes PCIe utilisables par la carte, mais ne le garantit pas. La taille d'un connecteur sur une carte mère spécifie la vitesse qu'une carte ne pourra pas dépasser, compte tenu du nombre de lignes effectivement câblées, mais ne garantit pas que la carte qu'on y insère utilisera la totalité de ces lignes et donc fonctionnera effectivement à cette vitesse maximale. Pour assurer une rétro-comptabilité, le nombre de lignes utilisées, ainsi que la vitesse maximale par ligne, se négocie automatiquement entre les périphériques. Un périphérique x1 (ligne unique) dans un emplacement x16 fonctionnera logiquement en mode x1 ; cette configuration ne présente aucun inconvénient, sauf celui d'occuper un emplacement x16 qu'on aurait peut-être préféré utiliser avec un autre périphérique. Un périphérique x16 (16 lignes de communication) sera toujours capable de fonctionner en mode x1 (mais sera bridé par ce mode de fonctionnement) ; cet exemple est théorique, car dans la pratique il n'est pas envisageable d'insérer une carte x16 dans un connecteur x1, du fait de leurs longueurs différentes (sauf à « bidouiller » en retirant de la matière à l'extrémité du connecteur). Un périphérique Gen3 x4 dans un emplacement Gen2 x8 fonctionnera sur 4 lignes seulement (il n'en possède pas plus); par ailleurs, il ne pourra pas négocier un débit supérieur à celui autorisé par le bus Gen2 ; il sera donc accessible à la moitié de son débit théorique. Un périphérique Gen2 x8 dans un emplacement Gen3 x4 souffrirait de la même limitation ; là encore, le nombre de lignes et la vitesse maximale par ligne se négocieront sur le plus petit commun dénominateur entre le périphérique et le slot PCIe.
Pour un périphérique x16 dans un emplacement « physiquement » x16, son mode de fonctionnement pourra encore dépendre du câblage électrique de la carte mère, du nombre de cartes x16 utilisées ainsi que du modèle de processeur, de sa fréquence et du chipset (processeur de communication) utilisé. La présence d'autres cartes PCIe sur le bus pourra suivant les cas limiter le nombre de lignes effectivement utilisables sur cet emplacement en mode x16PCIe : le PCI express expliqué en quelques lignes, sur tomshardware.fr du 3 décembre 2014, consulté le 3 février 2017.
Dimensions Type de carte PCIDimensions (mm)Full-Length106,68 mm (hauteur) X 312 mm (longueur)Half-Length106,68 mm (hauteur) X 175,26 mm (longueur)Low-Profile/ Slim64,41 mm (hauteur) X de 119,91 mm à 167,64 mm (longueur) + Longueur et nombre de broches des connecteurs Lignes Nombre de broches Longueur Total Variable Total Variable ×1 2×18 = 36 2×7 = 14 ×4 2×32 = 64 2×21 = 42 ×8 2×49 = 98 2×38 = 76 ×16 2×82 = 164 2×71 = 142
Brochage Le tableau suivant indique les conducteurs de chaque côté du connecteur d'une carte PCI Express : le côté soudure du circuit imprimé (PCB) de la carte est le côté A, et le côté « composants » est le côté B ; les broches PRSNT1 # et PRSNT2 # doivent être légèrement plus courtes que les autres, pour s'assurer qu'une carte branchée à chaud est complètement insérée ; la broche WAKE # est utilisée pour indiquer que la carte est capable de se réveiller de façon autonome.