Itanium

thumb|Processeur Itanium. thumb|Architecture Itanium.

L´Itanium est un processeur 64 bits développé par Intel en coopération avec différents constructeurs informatiques (HP, Bull, etc.), visant initialement à remplacer l'architecture x86/CISC.

L'architecture Itanium, nommée IA-64, est basée sur la technologie EPIC (Explicitly Parallel Instruction Computing), considérée comme le successeur du RISC.

HP a fortement contribué au développement du processeur afin qu'il remplace ses propres PA-RISC et DEC Alpha (architecture héritée du rachat de Compaq, elle-même héritée du rachat de Digital Equipment Corporation (DEC)).

Itanium

Merced

Sorti en sous le nom de code Merced, ses performances étaient très décevantes, et il a donc été rapidement remplacé par l'Itanium 2.

Nom du modèle Nb. cœurs Fréquence Front Side Bus Mult. Cache L1 Cache L2 Cache L3 Consommation Socket Date de sortie Itanium 1 266 MT/s 6 x PAC611 06/2001 Itanium 1 266 MT/s 6 x PAC611 06/2001 Itanium 1 266 MT/s 5.5 x PAC611 06/2001 Itanium 1 266 MT/s 5.5 x PAC611 06/2001 Gravure en .

Itanium 2

McKinley

L'Itanium 2 se révèle beaucoup plus performant que son prédécesseur, Intel affirme même faire des bénéfices avec cette architecture. En , le calculateur disposant de la seconde plus importante puissance de calcul au mondeSGI Altix , Voltaire Infiniband de la NASA/Ames Research Center/NAS (États-Unis) utilisant des Intel IA-64 Itanium2 Montecito Dual Core (6.4 GFlops) : est basé sur une plate-forme mettant en œuvre Itanium .

Nom du modèle Nb. cœurs Fréquence Front Side Bus Mult. Cache L1 Cache L2 Cache L3 Consommation Socket Date de sortie Itanium 2 1 400 MT/s 10 x PAC-611 07/2002 Itanium 2 1 400 MT/s 10 x PAC-611 07/2002 Itanium 1 400 MT/s 9 x PAC-611 07/2002

Tous les processeurs Itanium 2 partagent une hiérarchie de cache commune. Ils possèdent 16 Kio de cache de données de premier niveau (L1). Le cache de second niveau (L2), de 256 Kio, est unifié (contient les instructions et les données). Le cache de troisième niveau (L3) est aussi unifié. Sa taille varie de 1,5 Mio à 9 Mio. Dans un choix intéressant de conception, le cache L2 contient la logique suffisante pour effectuer des opérations de sémaphore sans déranger l'UAL principale.

Le bus d'Itanium 2, parfois appelé Scalability Port, est très souvent nommé bus McKinley. C'est un bus de à double débit de données (DDR) dont la largeur est de 128 bits, soit plus de trois fois la largeur de bande du bus Merced. En 2004, Intel sortit des processeurs dotés de bus à 533 MT/s, augmentant la largeur de bande à . En 2005, des processeurs dont la largeur de bande était de apparurent sur le marché, dotés de bus de 667 MT/s.

Le , le concurrent d'Intel, Advanced Micro Devices (AMD) annonce l'embauche de Samuel Naffziger et de huit autres développeurs-clés qui œuvraient au développement du processeur Itanium. Cette défection ne va pas aider Intel à relancer l'Itanium, dont l'histoire chaotique a provoqué un certain embarras chez ses concepteurs (Bull, Hewlett-Packard et Intel), tandis qu'AMD devrait profiter de l'expérience acquise par les transfuges pour muscler son offre 64-bit (Opteron, notamment).

Les systèmes d'exploitation fonctionnant sur Itanium 2 sont : Microsoft Windows XP 64 Linux HP-UX 11i v2 OpenVMS 8.2 Microsoft Windows Server 2003 64 bits Microsoft Windows Server 2008 64 bits

Madison

Gravure en .

Nom du modèle Nb. cœurs Fréquence Front Side Bus Mult. Cache L1 Cache L2 Cache L3 Consommation Socket Date de sortie Itanium 2 MP 1 400 MT/s 15 x PAC-611 06/2003 Itanium 2 MP 1 1. 400 MT/s 14 x PAC-611 06/2003 Itanium 2 MP 1 400 MT/s 13 x PAC-611 06/2003 Itanium 2 DP 1 400 MT/s 14 x PAC-611 09/2003 Itanium 2 DP 1 400 MT/s 16 x PAC-611 04/2004 Itanium 2 DP 1 400 MT/s 14 x PAC-611 04/2004

Deerfield

Nom du modèle Nb. cœurs Fréquence Front Side Bus Mult. Cache L1 Cache L2 Cache L3 Consommation Socket Date de sortie Itanium 2 LV 1 400 MT/s 10 x PAC-611 09/2003

Hondo

Nom du modèle Nb. cœurs Fréquence Front Side Bus Mult. Cache L1 Cache L2 Cache L3 Cache L4 Consommation Socket Date de sortie HP mx2 2 400 MT/s 11 x 2x 2x 2x à 2x PAC-611 2004

Fanwood

Nom du modèle Nb. cœurs Fréquence Front Side Bus Mult. Cache L1 Cache L2 Cache L3 Consommation Socket Date de sortie Itanium 2 DP FSB533 1 533 MT/s 12 x PAC-611 11/2004 Itanium 2 LV 1 400 MT/s 13 x PAC-611 11/2004

Madison/9M

Nom du modèle Nb. cœurs Fréquence Front Side Bus Mult. Cache L1 Cache L2 Cache L3 Consommation Socket Date de sortie Itanium 2 MP 1 400 MT/s 16 x PAC-611 11/2004 Itanium 2 MP 1 400 MT/s 16 x PAC-611 11/2004 Itanium 2 MP 1 400 MT/s 15 x PAC-611 11/2004 Itanium 2 MP 1 667 MT/s 10 x PAC-611 07/2005 Itanium 2 MP 1 667 MT/s 10 x PAC-611 07/2005

Montecito

Processeur double cœur avec Hyper-Threading, gravure en .

Nom du modèle Nb. cœurs Fréquence Front Side Bus Mult. Cache L1 Cache L2 Cache L3 Consommation Socket Date de sortie Itanium 2 9052 2 533 MT/s 12 x 2x 2x PAC-611 Itanium 2 9050 2 400/533 MT/s 16/12 x 2x 2x PAC-611 07/2006 Itanium 2 9040 2 400/533 MT/s 16/12 x 2x 2x PAC-611 07/2006 Itanium 2 9030 2 400/533 MT/s 16/12 x 2x 2x PAC-611 07/2006 Itanium 2 9020 2 533 MT/s ? x 2x 2x PAC-611 07/2006 Itanium 2 9015 2 1. 400 MT/s 14 x 2x 2x PAC-611 07/2006 Itanium 2 9010 1 400/533 MT/s 16/12 x PAC-611 07/2006

Itanium 3

Montvale

Processeur double cœur avec Hyper-Threading, Demand Based Switching (DBS) et Core Level Lock-Step. Version améliorée de l'Itanium Montecito.

Nom du modèle Nb. cœurs Fréquence Front Side Bus Mult. Cache L1 Cache L2 Cache L3 Consommation Socket Date de sortie Itanium 9150M 2 667 MT/s 10 x 2x 2x PAC-611 10/2007 Itanium 9150N 2 400/533 MT/s 16/12 x 2x 2x PAC-611 10/2007 Itanium 9140M 2 667 MT/s 10 x 2x 2x PAC-611 10/2007 Itanium 9140N 2 400/533 MT/s 16/12 x 2x 2x PAC-611 10/2007 Itanium 9130M 2 667 MT/s 10 x 2x 2x PAC-611 10/2007 Itanium 9120N 2 400/533 MT/s ? x 2x 2x PAC-611 10/2007 Itanium 9110N 1 400/533 MT/s 16/12 x PAC-611 10/2007

Tanglewood

Projet de nouvelle génération de processeurs Itanium multi cœurs, conçu par d'ex ingénieurs de DEC, renommé en Tukwila fin 2003, puis abandonné pour une puce de conception différente, voir ci-dessous.

Tukwila

À la suite de retards dans la conception, sa commercialisation étant initialement prévue en 2007, il fut décidé de décaler la sortie de ce processeur afin de réduire les coûts de la plate-forme Itanium en la rapprochant de celle des Xeon 7500. Le Tukwila est finalement équipé du bus QPI et d'un contrôleur mémoire intégré gérant la mémoire DDR3 (au lieu de la FB-DIMM).

Modèle Nb. cœurs FSB Mult. Fréquence Mult. QPI QPI (2x) Cache L1 Cache L2 Cache L3 TDP Date de sortie Itanium 9350 4 13x 18x 4800 MT/s 4×32 Kio 4×1280 Kio 1T2010 Itanium 9340 4 12x 18x 4800 MT/s 4×32 Kio 4×1280 Kio 1T2010 Itanium 9330 4 11x 18x 4800 MT/s 4×32 Kio 4×1280 Kio 1T2010 Itanium 9320 4 10x 18x 4800 MT/s 4×32 Kio 4×1280 Kio 1T2010 Itanium 9310 2 12x 18x 4800 MT/s 2×32 Kio 2×1280 Kio 1T2010

Poulson

Il s'agit du successeur des puces « Tukwila ». « Poulson » était initialement prévu pour 2009, mais le processeur n'est finalement lancé qu'en David Civera, L'Itanium Poulson à 8 cores débarque sur Tom's Hardware, le 9 novembre 2012.. Il s'agit d'une puce gravée en — Intel faisant l'impasse sur le 45 nm (« Tukwila » étant gravé en ), elle est dotée de 4 ou 8 cœurs multi-threadés (donc 8 ou 16 cœurs virtuels) selon les versions, est capable d'exécuter 12 instructions par cycle (6 pour la génération précédente) et intègre jusqu'à de cache (sur trois niveaux). Son die est composé de de transistors Intel, fichier pdf publié par la société le 19 août 2011 disponible ici et occupe environ . Enfin le processeur est relié au reste du système par un lien QPI à (contre pour « Tukwila »)EETimes, compte-rendu de l'International Solid-State Circuits Conference disponible ici.

Intel profite de l'occasion pour effectuer d'importantes mises à jour architecturales : intégration de caches à différents niveaux pour limiter l'erreur (Intel Instruction Replay Technology), optimisation du multi-threading (Intel Hyper-Threading Technology), ajout de nouvelles instructions.

Intel annonce enfin une compatibilité pin-to-pin pour ces nouveaux processeurs, ce qui permettra aux entreprises de conserver une partie de leur matériel.

Modèle Cœurs (Threads) FSB Mult. Fréquence Tension QPI Cache L1 Cache L2 Cache L3 TDP Date de sortie Itanium 9560 8 (16) 6400 MT/s Itanium 9550 4 (8) 6400 MT/s Itanium 9540 8 (16) 6400 MT/s Itanium 9520 4 (8) 6400 MT/s

Kittson Initialement prévu en sur le même socket que l'Intel Xeon E7 en 2014, il devait partager certains modules avec le futur Xeon : contrôleur mémoire, I/O et RAS Intel’s Future Itanium and Xeon Chips Set to Be Socket-Compatible. Intel a revu ses plans le : le Kittson utilisera le socket du Poulson et sera gravé en HP and Intel effectively kill off Itanium.

Références

Liens externes

Spécifications techniques de l'Intel Itanium 2

Intel Itanium Catégorie:Microprocesseur Intel