thumb|SR флип-флоп (R1, R2 = 1 kΩ, R3, R4 = 10 kΩ).

У дигиталној електроници, бистабилно коло (леч, флип-флоп) је електронско коло које има два стабилна стања и стога је у стању да послужи као један бит меморије. Бистабилно коло се контролише једним или два контролна сигнала и/или сигналом дозволе. Излаз често поред нормалног има и комплементни излаз. Бистабилна кола такође захтевају улазе за напајање и масу.

Бистабилна кола могу бити асинхрона или синхрона. Асинхрона бистабилна кола се састоје од два укрштена инвертујућа елемента - транзистора, НИ или НИЛИ кола.For example, Digital Equipment Corporation's Logic Handfbook Flip Chip™ Modules 1969 edition calls transparent RS latches as "R/S Flip Flops" (http://www.bitsavers.org/pdf/dec/handbooks/Digital_Logic_Handbook_1969.pdf page 44) Синхрони флип-флоп је верзија асинхроног који има додатни улаз (-{C}- или -{CLK}-, од енглеске речи -{clock}- - сат, односно -{EN}- или -{ENABLE}-, од речи -{enable}- - дозволити) на који се доводе синхронизацијски импулси константне фреквенције тако да флип-флоп мења стање на промену окидног сигнала или сигнала дозволе. Синхрона бистабилна кола су специјално пројектована за синхроне системе и зато игноришу стања на својим улазима осим у тренутку промене окидног сигнала.Latches and Flip Flops (EE 42/100 Lecture 24 from Berkeley) "...Sometimes the terms flip-flop and latch are used interchangeably..." Ово проузрокује да бистабилно коло може да или промени или да задржи свој излазни сигнал који зависи од вредности улазних сигнала за време прелаза. Нека бистабилна кола мењају вредност излаза дуж цело позитивног или негативног дела окидног сигнала, неки на растућој ивици окидног сигнала, а други на опадајућој ивици. Бистабилна кола код којих излаз стално прати промене на улазима док се евентуално не доведе побудни сигнал који замрзава стање на излазу се се називају леч колима (енг. -{latch}-), док се кола код којих се излаз мења само после довођења одговарајуће ивице побудног сигнала називају флип-флопови. У литератури и каталозима се често не прави разлика између лечева и флип-флопова, па се обе врсте кола називају флип-флоп.

Тактовани флип-флопови се типично израђују као мастер-слејв уређаји, у ком два основна флип-флопа (уз нека додатна логичка кола) сарађују да га учине неосетљивим на шумове између прелаза побудног сигнала; али ипак они често имају асинхроне clear и set улазе који могу да промене тренутни излаз независно од такта.

Флип-флопови се могу даље поделити у типове који могу имати заједничку применљивост и у асинхроним и у тактованим секвенцијалним системима: -{SR ("set-reset"), D ("data"), T ("toggle")}- и -{JK}- типови су уобичајени; сви они се могу извести од (већине) других типова уз неколико логичких капија. Понашање неког типа флип-флопа се може описати карактеристичном једначином, која даје следећи излаз у зависности од улазних сигнала и/или тренутног излаза.

Историја

Први електронски флип-флоп су измислили 1919. Вилијам Еклес и Френк Вилфред Џордан.See:

Reprinted in: Summary in: У почетку је називан Еклес-Џорданово окидачко коло и састојало се од два активна елемента (електронске цеви). Име флип-флоп је касније наденуто по звуку који се добијао на звучнику прикљученом на један од спрегнутих појачала током процеса окидања у колу.

Дизајн је коришћен у британском рачунару за разбијање шифри Колосус из 1943. и таква кола и њихове транзисторизоване верзије су била уобичајена у рачунарима чак и након увођења интегрисаних кола, иако су засуни и флип-флопови направљени од логичких капија такође уобичајени сада. Рани засуни су били познати на различите начине као кола за окидање или мултивибратори.

-{SR}- флип-флоп десно|мини|Реализација -{SR}- флип-флопа НИЛИ колима десно|мини|Симбол -{SR}- флип-флопа реализованог НИЛИ колима -{SR}- флип-флоп има два улаза -{S}- и -{R}- по којима је и добио име. Улаз -{S}- се назива сетујући улаз (енг. -{set}- - поставити), док је улаз -{R}- ресетујући улаз (енг. -{reset}- - поништити).

Постављањем улаза -{S}- у логичко стање 1, а улаза -{R}- у логичко стање 0 излаз -{Q}- се поставља у стање 1, а излаз Q' у стање 0. Уколико се на улаз S доведе логичка 0, а на улаз R логичка 1 на излазу Q се добије логичка 0, а на излазу логичка 1.

Ако се на улазе -{S}- и -{R}- истовремено доведе логичка 0, на излазу се не дешава никаква промена, док се истовременим довођењем логичке 1 узрокује непредвиђено стање на излазу, па се ова комбинација назива забрањено стање.

Најчешћи начин записивања рада флип-флопа је коришћењем табеле стања:

-{SR}- флип-флоп (израђено помоћу ЕКСИЛИ кола)Функционалнатабела ЕкситационатабелаSRQn+1 Q Qn+1 S RКоментар00 задржава стање 000X нема промене01Q = 01001 ресет 10Q = 10110 сет11нестабилна комбинација 11X0недозвољено стањеНапомена: Знак „X“ означава да је сигнал произвољан за дату комбинацију на улазу. Из ове таблице се директно добија једначина:

и уз чињеницу да је за дозвољена стања на улазу SR=0, добија се простија једначина:

-{JK}- флип-флоп мини|Временски дијаграм -{JK}- флип-флопа. -{JK}- флип-флоп надограђује рад -{SR}- флип-флопа третирањем стања -{S = R = 1}- као наредбу за „обртање“. Комбинација -{J = 1, K = 0}- је команда да се сетује флип-флоп; комбинација -{J = 0, K = 1}- је команда да се ресетује флип-флоп; а комбинација -{J = K = 1}- мења излаз у логички комплемент своје тренутне вредности. Када је -{J = K = 0}-, излази флип-флопа ће задржати своје претходно стање.

мини|Симбол JK флип-флопа

Табела стања флип-флопа је: -{JK}- флип-флопФункционалнатабела ЕкситационатабелаJKQn+1 Коментар Q Qn+1 J KКоментар 0 0 Q на чекању 000Xнема промене 0 1 0 ресет011X сет 1 0 1 сет10X1 ресет 1 1 Q промена 11X0нема промене Карактеристична једначина JK флип-флопа је:

мини|десно|Шема -{JK}- флип-флопа реализованог НИ колима и -{SR}- леч колом. Промена стања -{JK}- флип-флопа се због присуства И кола може вршити само када је окидни импулс активан на високом нивоу. Како стања на излазу мења и стање на улазу логичких кола, тако да се ресетовани флип-флоп може поново сетовати ако је окидни сигнал још увек активан. Коло са слике десно ће исправно радити само ако је окидни сигнал врло кратак, односно краћи од кашњења кроз логичка кола и -{SR}- леч коло. Како су временска кашњења одложна великим варијацијама услед производних толеранција и промена амбијента, рад оваквог флип-флопа може бити непоуздан. Стога се -{JK}- флип-флопови увек реализују помоћу сложенијих конфигурација са мастер-слејв или ивичним окидањем.

-{T}- флип-флоп мини|Симбол T флип-флопа мини|200п|-{T}- флип-флоп реализован уз помоћ -{SR}- флип-флопа и И кола. -{T}- флип-флоп има један улаз -{T}- (од речи -{toggle}- - прекидач или -{trigger}- - окидач). Овај флип-флоп окида само када је на улазу висок сигнал, и онда мења стање излаза у комплемент садашњег стања.

Карактеристична једначина T флип-флопа је: (или, без употребе ЕКСИЛИ врата, еквивалент је: ), а може бити описана помоћу следеће табеле: Т флип-флопФункционалнатабела Екситационатабела Коментар Коментар 0 0 0 задржава стање000нема промене 0 1 1 задржава стање110нема промене 1 0 1 прекида011комплемент 1 1 0 прекида101комплемент Пошто врши промену стања на излазу при сваком доведеном високом нивоу на улаз, Т флип-флоп фактички дели број улазних импулса са два, тј, ако је фреквенција окидачког сигнала 4 -{MHz}-, излазна фреквенција добијена из Т флип-флопа биће 2 -{MHz}-. Ова „подјељива“ опција има употребу у разним дигиталним бројачима.

Т флип-флоп се може реализовати помоћу -{JK}- флип-флопа (-{J}- и -{K}- улази су заједно спојени и понашају се као Т улаз) или помоћу -{D}- флип-флопа (-{T}- улаз и -{Q}-n су повезани на -{D}- улаз помоћу ЕКСИЛИ врата).

-{D}- флип-флоп мини|десно|Симбол -{D}- флип-флопа -{D}- флип-флоп је тренутно најкоришћенији флип-флоп у дигиталној електроници. Најчешће се користи у стационарним регистрима и меморијским модулима. Излаз -{Q}- преузима стање на улазу -{D}- (од енглеске речи -{Delay}- - кашњење, због задржавања улаза за један тактни интервал) у тренутку када је тактни сигнал на активној ивици. Табела стања за -{D}- флип-флоп: Такт-{D}--{Q}-n+1-{Q}-n+1растућа ивица001растућа ивица 110опадајућа ивица XQ -{Q}-

Генерализације

Флип-флопови се могу генерализовати на најмање два начина: тако што ће бити 1-од-N уместо 1-од-2, и прилагођавањем логици са више од два стања. У посебним случајевима кодирања 1 од 3, или вишевредносне тернарне логике, такав елемент се може назвати флип-флап-флоп.Often attributed to Don Knuth (1969) (see ), the term flip-flap-flop actually appeared much earlier in the computing literature, for example, , and in

У конвенционалном флип-флопу, тачно један од два комплементарна излаза је висок. Ово се може генерализовати на меморијски елемент са N излаза, од којих је тачно један висок (алтернативно, где је тачно један од N низак). Излаз је стога увек једно-врућа (односно једно-хладна) репрезентација. Конструкција је слична конвенционалном унакрсно спојеном флип-флопу; сваки излаз, када је висок, инхибира све остале излазе. Алтернативно, могу се користити мање или више конвенционални флип-флопови, један по излазу, са додатним колом како би се осигурало да само један по један може бити истинит.

Још једна генерализација конвенционалног флип-флопа је меморијски елемент за вишевредносну логику. У овом случају меморијски елемент задржава тачно једно од логичких стања све док контролни улази не изазову промену. Поред тога, може се користити и сат са више вредности, што доводи до нових могућих прелаза такта.

Референце

Литература

Спољашње везе

-{Another summary of flip-flop types}- -{Explanation of How Flip Flops Work with Logic Gate Diagrams}- -{Flip-flops interactive (requires Java)}- FlipFlop Hierarchy , shows interactive flipflop circuits. The J-K Flip-Flop

Категорија:Логичка кола Категорија:Дигитална електроника