Po zakończeniu zadania sprzęt mógłby podlegać ponownej rekonfiguracji w celu dostosowania do innej aplikacji. Stosowanie takiej hybrydowej architektury komputera pozwoliłoby osiągnąć wydajność dedykowanego urządzenia jednocześnie zachowując elastyczność procesora ogólnego przeznaczenia.
Obecnie obliczenia rekonfigurowalne są realizowane poprzez scalenie uniwersalnego procesora z układem FPGA. Pierwszy pełni rolę kontrolera konfiguracji, a wewnątrz drugiego implementowany jest specjalizowany obwód. Rekonfigurację przeprowadza się „ładując” nowy obwód na programowalną macierz bramek.
Częściowa rekonfiguracja thumb|440px|Schemat modułów dynamicznej częściowej rekonfiguracji Częściowa rekonfiguracja ( – ) polega na zmianie wydzielonej części macierzy FPGA, podczas gdy reszta układu zachowuje swoją poprzednią strukturę. Wymaga modułowego projektowania układu. Część macierzy rezerwuje się jako moduł rekonfigurowalny, a reszta układu pozostaje statyczna bez możliwość późniejszego zmieniania połączeń. Można wyróżnić dwa typy częściowej rekonfiguracji: statyczna częściowa rekonfiguracja – urządzenie nie jest aktywne podczas procesu rekonfiguracji.